講演抄録/キーワード |
講演名 |
2013-07-05 15:25
1-GHz, 8 bitサブレンジング型AD変換器(1) ~ 低電力化技術 ~ ○岩元雅太郎・吉村 渉・下薗 太・田平大基・大畠賢一(鹿児島大) ICD2013-40 エレソ技報アーカイブへのリンク:ICD2013-40 |
抄録 |
(和) |
高速サブレンジング型AD変換器の電力削減を目的に、容量DACとBuilt-in Vth技術を組み合わせたAD変換器アーキテクチャを提案した。さらに、コンパレータの電力削減のため、キャリブレーション用の可変容量をMOM容量とMOSスイッチで構成し、スケーリング容量と組み合わせたキャリブレーション技術と、キャリブレーション後に温度変動が起こっても精度が劣化しないドリフト補償技術も提案した。これらの技術を適用した8 bit, 1 GHz サブレンジング型AD変換器を設計し、ポストレイアウトシミュレーションにより、消費電力7 mW, FOM = 51 fJ/conv.-stepの性能を得られる見通しを得た。 |
(英) |
An AD converter architecture combining a capacitive DAC and a built-in Vth technology was proposed to reduce the power consumption in high-speed subranging ADCs. Moreover, a calibration technique comprising of MOM capacitor, MOS switch and scaling capacitor and the offset drift compensation technique were proposed to reduce the power consumption of the comparator. We designed an 8-bit, 1-GHz subranging AD converter applying these techniques and post-layout simulation results demonstrated the power consumption of 7 mW and FOM of 51 fJ/conv.-step. |
キーワード |
(和) |
AD変換器 / サブレンジング型 / フォアグラウンドキャリブレーション / ドリフト補償 / / / / |
(英) |
AD converter / Subranging / Foreground calibration / Drift compensation / / / / |
文献情報 |
信学技報, vol. 113, no. 112, ICD2013-40, pp. 101-106, 2013年7月. |
資料番号 |
ICD2013-40 |
発行日 |
2013-06-27 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2013-40 エレソ技報アーカイブへのリンク:ICD2013-40 |