| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-07-04 10:20 共振周波数と独立にクロック周波数を設定可能な間欠型共振クロック分配技術 ○更田裕司（東大）・野村昌弘（半導体理工学研究センター）・高宮 真・桜井貴康（東大）  ICD2013-26 エレソ技報アーカイブへのリンク：ICD2013-26 |
|
| 抄録 | （和） | 本稿では，閾値電圧近傍の非常に低い電源電圧で動作するロジック回路向けの，共振周波数と独立にクロック周波数を設定可能な間欠型共振クロック分配技術について述べる．本稿で提案する間欠型共振クロックは，クロック周期の一部でLC共振させるもので，共振周波数と独立にクロック周波数を設定することが可能である．これにより，任意の周波数で消費電力を削減できる．本提案技術を32ビット加算器アレイに適用した回路を40nm CMOSプロセスで試作し，電源電圧0.37V，周波数980kHzの時に，通常（非共振）のクロックに分配に比べて，クロックの消費電力とリーク電力をそれぞれ36%と81%削減できることを確認した． |
| （英） | In order to eliminate the limitation of a narrow frequency range of conventional resonant clocking, intermittent resonant clocking (IRC) is proposed to enable power reduction at any clock frequency for near-threshold logic circuits. In a 0.37V 32-bit adder array in 40nm CMOS, compared with conventional non-resonant clocking, IRC with a proposed voltage doubler reduces the clock power by 36% at 980kHz and the clock leakage power by 81%. | |
| キーワード | （和） | Near-Threshold Circuit / 共振クロック / 極低電力回路 / / / / / |
| （英） | Extremely Low Power / Near-Threshold Circuit / Resonant Clocking / / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 112, ICD2013-26, pp. 13-18, 2013年7月. | |
| 資料番号 | ICD2013-26 | |
| 発行日 | 2013-06-27 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2013-26 エレソ技報アーカイブへのリンク：ICD2013-26 |
|
| 研究会情報 | |
| 研究会 | ICD ITE-IST |
| 開催期間 | 2013-07-04 - 2013-07-05 |
| 開催地（和） | サン・リフレ函館 |
| 開催地（英） | San Refre Hakodate |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface Circuitry |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2013-07-ICD-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | 共振周波数と独立にクロック周波数を設定可能な間欠型共振クロック分配技術 |
| サブタイトル（和） | |
| タイトル（英） | Intermittent Resonant Clocking Enabling Power Reduction at Any Clock Frequency for Near-Threshold Logic Circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Near-Threshold Circuit / Extremely Low Power |
| キーワード(2)（和/英） | 共振クロック / Near-Threshold Circuit |
| キーワード(3)（和/英） | 極低電力回路 / Resonant Clocking |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 更田 裕司 / Hiroshi Fuketa / フケタ ヒロシ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) University of Tokyo (略称： Univ. of Tokyo) |
| 第2著者 氏名（和/英/ヨミ） | 野村 昌弘 / Masahiro Nomura / ノムラ マサヒロ |
| 第2著者 所属（和/英） | 半導体理工学研究センター (略称： 半導体理工学研究センター) Semiconductor Technology Academic Research Center (略称： STARC) |
| 第3著者 氏名（和/英/ヨミ） | 高宮 真 / Makoto Takamiya / タカミヤ マコト |
| 第3著者 所属（和/英） | 東京大学 (略称： 東大) University of Tokyo (略称： Univ. of Tokyo) |
| 第4著者 氏名（和/英/ヨミ） | 桜井 貴康 / Takayasu Sakurai / サクライ タカヤス |
| 第4著者 所属（和/英） | 東京大学 (略称： 東大) University of Tokyo (略称： Univ. of Tokyo) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-07-04 10:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2013-26 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.112 |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2013-06-27 (ICD) |
[研究会発表申込システムのトップページに戻る]