| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-05-16 09:50 接続性を考慮した完全並走配線最長化手法 山崎浩治・○小平行秀（会津大）  VLD2013-3 |
|
| 抄録 | （和） | 近年，LSIシステムにおける回路の高速化，微細化のため，PCB配線設計では差動ペア配線が多用され，かつ高い精度での信号遅延量の制御が求められている．本研究では，差動ペア配線のために，障害物を含む配線領域における完全並走配線を扱う．提案手法は，障害物を含む領域において，2 連結成分と関節点を利用し接続性を調べつつ，始点から終点へ配線経路を逐次的に決定することで，2 ネットが完全に並走し，できるだけ長い配線を求める．計算機実験により，接続性を考慮する提案手法の有効性を確認する． |
| （英） | In recent years, due to the speedup and miniaturization in LSI systems, PCB routing design uses many differential pair nets and the control of signal propagation delays with high accuracy is required. In this paper, we handle parallel dual wire routing in routing area with obstacles for a differential pair net. In the routing area with obstacles, we propose a method which checks the connectivity by using biconnected components and cut vertices, and which obtains a parallel dual wire with maximal wire length by the movement of the frontier from the start vertex to the end vertex. Experiments show the efficiency of the proposed method considering the connectivity. | |
| キーワード | （和） | PCB配線 / 差動ペア配線 / 完全並走配線 / 最大配線長 / / / / |
| （英） | PCB routing / differential pair net / parallel dual wire / maximum wire length / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 30, VLD2013-3, pp. 13-18, 2013年5月. | |
| 資料番号 | VLD2013-3 | |
| 発行日 | 2013-05-09 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-3 |
|
| 研究会情報 | |
| 研究会 | VLD IPSJ-SLDM |
| 開催期間 | 2013-05-16 - 2013-05-16 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計および一般 |
| テーマ（英） | System Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-05-VLD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 接続性を考慮した完全並走配線最長化手法 |
| サブタイトル（和） | |
| タイトル（英） | A Longest Path Algorithm for Differential Pair Net Considering Connectivity |
| サブタイトル（英） | |
| キーワード(1)（和/英） | PCB配線 / PCB routing |
| キーワード(2)（和/英） | 差動ペア配線 / differential pair net |
| キーワード(3)（和/英） | 完全並走配線 / parallel dual wire |
| キーワード(4)（和/英） | 最大配線長 / maximum wire length |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 山崎 浩治 / Koji Yamazaki / ヤマザキ コウジ |
| 第1著者 所属（和/英） | 会津大学 (略称： 会津大) The University of Aizu (略称： Univ. of Aizu) |
| 第2著者 氏名（和/英/ヨミ） | 小平 行秀 / Yukihide Kohira / コヒラ ユキヒデ |
| 第2著者 所属（和/英） | 会津大学 (略称： 会津大) The University of Aizu (略称： Univ. of Aizu) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第2著者 |
| 発表日時 | 2013-05-16 09:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-3 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.30 |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2013-05-09 (VLD) |
[研究会発表申込システムのトップページに戻る]