| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-04-11 13:30 ［招待講演］Restructuring of Memory Hierarchy in Computing System with Spintronics-Based Technologies ○Tetsuo Endoh（Tohoku Univ.）  ICD2013-5 エレソ技報アーカイブへのリンク：ICD2013-5 |
|
| 抄録 | （和） | 現在のコンピュータシステムのメモリ階層においては，性能と消費電力との間のトレードオフが大きくなっており，低消費電力かつ高性能を達成するためにはメモリ階層を再構成する必要がある．このため，スピントロニクス素子を用いた不揮発メモリおよび不揮発論理回路を使用する新たな階層構成について議論する．キャッシュメモリ向けに新規4T-2MTJ型SRAMを，メインメモリ向けに高性能センスアンプ回路を組み合わせたPFETベースの1T-1MTJ 型メモリを，それぞれ提案する．コア論理回路向けには不揮発ラッチを用いたフリップフロップ回路を開発し，600MHz動作という不揮発回路として世界最高速の性能を実証した． |
| （英） | In the memory hierarchy of current computer systems, the trade-off between their performance and power consumption is becoming more serious. In order to overcome this issue and to achieve both low power and high performance, it is effective to restructure the memory hierarchy. This paper discusses the novel memory system, which utilizes nonvolatile (NV) memory and logic circuits with spin-transfer-torque (STT) devices. For cache memories, an NV SRAM, which includes 4T-2MTJ memory cell, is developed. For main memories, a PFET-based 1T-1MTJ STT-RAM together with a new high-resolution sense amplifier is proposed. For core logic circuits, a flip-flop circuit using a newly developed NV-latch circuit is also proposed, which demonstrates 600MHz operation, the world's fastest speed in NV-circuits. | |
| キーワード | （和） | メモリ階層 / コンピュータシステム / スピントロニクス / 回路 / / / / |
| （英） | Memory Hierarchy / Computer System / Spintronics / Circuits / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 1, ICD2013-5, pp. 21-26, 2013年4月. | |
| 資料番号 | ICD2013-5 | |
| 発行日 | 2013-04-04 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2013-5 エレソ技報アーカイブへのリンク：ICD2013-5 |
|
| 研究会情報 | |
| 研究会 | ICD |
| 開催期間 | 2013-04-11 - 2013-04-12 |
| 開催地（和） | 産業技術総合研究所 つくばセンター |
| 開催地（英） | Advanced Industrial Science and Technology (AIST) |
| テーマ（和） | メモリ（DRAM、SRAM、フラッシュ、新規メモリ）技術 |
| テーマ（英） | Memory Device Technologies |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2013-04-ICD |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Restructuring of Memory Hierarchy in Computing System with Spintronics-Based Technologies |
| サブタイトル（英） | |
| キーワード(1)（和/英） | メモリ階層 / Memory Hierarchy |
| キーワード(2)（和/英） | コンピュータシステム / Computer System |
| キーワード(3)（和/英） | スピントロニクス / Spintronics |
| キーワード(4)（和/英） | 回路 / Circuits |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 遠藤 哲郎 / Tetsuo Endoh / エンドウ テツオ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-04-11 13:30:00 |
| 発表時間 | 50分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2013-5 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.1 |
| ページ範囲 | pp.21-26 |
| ページ数 | 6 |
| 発行日 | 2013-04-04 (ICD) |
[研究会発表申込システムのトップページに戻る]