| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-03-06 14:45 故障確率を考慮した階層型フォールト解析とその実装評価 ○後藤 輝・吉川雅弥（名城大）  VLD2012-160 |
|
| 抄録 | （和） | 機密情報を扱う電子デバイスでは，AESなどの標準暗号アルゴリズムによってデータを暗号化する事で安全性を確保している．しかし近年，暗号化処理中に故意に故障を起こし，内部の機密情報を解析するフォールト解析が問題となっている．フォールト解析については，いくつかの方法が提案されている．そこで本研究では，2つのフォールト解析手法を相補的に組み合わせた高精度の階層型フォールト解析手法を新たに提案する．また，故障発生確率を考慮した階層型フォールト解析シミュレータを開発する．さらに評価実験により，提案解析手法と開発シミュレータの有効性を実証する． |
| （英） | Although encryption standards are theoretically safe, it has been recently reported that confidential information could be illegally specified when the encryption standards are used in integrated circuits. In particular, the menace posed by fault analysis attacks has become extremely serious. Fault analysis is an attack method, in which errors are intentionally raised and the outputs of the errors are analyzed to estimate the internal status of a cryptographic circuit. Several studies regarding the fault analysis have been proposed. Since types of information used for analysis differ from each other in previous studies, bytes of a secret key to be derived differ from each other. This study proposes a new fault analysis method which introduces complementary analysis algorithms. Simulation results verify the validity of the proposed method. | |
| キーワード | （和） | サイドチャネル攻撃 / AES / フォールト解析 / / / / / |
| （英） | Side-channel Attack / AES / Fault Analysis / / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 451, VLD2012-160, pp. 135-140, 2013年3月. | |
| 資料番号 | VLD2012-160 | |
| 発行日 | 2013-02-25 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-160 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2013-03-04 - 2013-03-06 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 故障確率を考慮した階層型フォールト解析とその実装評価 |
| サブタイトル（和） | |
| タイトル（英） | Probability Driven Hierarchical Fault Analysis System and its Implementation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / Side-channel Attack |
| キーワード(2)（和/英） | AES / AES |
| キーワード(3)（和/英） | フォールト解析 / Fault Analysis |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 後藤 輝 / Hikaru Goto / ゴトウ ヒカル |
| 第1著者 所属（和/英） | 名城大学 (略称： 名城大) Meijo University (略称： Meijo Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 吉川 雅弥 / Masaya Yoshikawa / |
| 第2著者 所属（和/英） | 名城大学 (略称： 名城大) Meijo University (略称： Meijo Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-03-06 14:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-160 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.451 |
| ページ範囲 | pp.135-140 |
| ページ数 | 6 |
| 発行日 | 2013-02-25 (VLD) |
[研究会発表申込システムのトップページに戻る]