お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2013-03-04 15:45
TSVの挿入を制御する解析的配置手法
森田耕司高島康裕北九州市大VLD2012-140
抄録 (和) 本稿は,多層LSI に対するTSV の挿入を制御する解析的配置手法を提案する.近年,更に大規模化する集積回路に対し,多層LSI が有望視されている.この多層LSI においては,素子の配置時には,各素子の層割り当てと配置位置を決定する必要がある.従来の研究では,この層割り当てと配置位置決定を段階的に行なう手法か,同時最適化の2 種類が存在する.しかし,段階的な手法では,層割り当ての結果により配置の最適化を制限してしまっていた.一方で,既存の同時最適化では,複数層に跨って存在するネットの実現に必要なTSV の考慮がきちんとなされていなかった.そこで,本稿では,同時最適化手法において,TSV を陽に考慮する手法を提案する.ここでは,ネットが複数層に跨ったときにはTSV の面積を考慮し,同じ層に存在するときは,TSV を点と考えるような関数を利用する.そして,簡単な例に適用することにより,その有効性に対し,一定の評価を得た. 
(英) In this paper, we propose a TSV-aware anlytical placement. Recently, to implement much large-scale LSI, a multi-layer LSI is promising. In the layout of the blocks for the multi-layer LSI, we should decide the layer
assignment and the position of each block. For the layout of the multi-layer LSI, there have been 1) two-step optimization which completes the placement after the layer assignment, and 2) simultaneous optimizaion. But, the two-step optimization limits the performance of the placement by the result of the assignment. On the other hand,the previous simultaneous optimization does not consider TSVs, which are necessary to implement the nets over the multi-layers. In this paper, we propose a TSV-aware simultaneous optimization method based on the analytical placement. If a net exists over the muliple layers, then we consider the exact area of TSVs. Otherwise, we deal TSV as a point. We con rm the efficiency of the proposed method by applying the method to a small example. Key words TSV, Analytical placement, Overlap removable length
キーワード (和) TSV / 解析的配置 / 重なり除去長 / / / / /  
(英) TSV / Analytical placement / Overlap removable length / / / / /  
文献情報 信学技報, vol. 112, no. 451, VLD2012-140, pp. 25-29, 2013年3月.
資料番号 VLD2012-140 
発行日 2013-02-25 (VLD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2012-140

研究会情報
研究会 VLD  
開催期間 2013-03-04 - 2013-03-06 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Technology for System-on-Silicon 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2013-03-VLD 
本文の言語 日本語 
タイトル(和) TSVの挿入を制御する解析的配置手法 
サブタイトル(和)  
タイトル(英) TSV-aware Analytical Placement 
サブタイトル(英)  
キーワード(1)(和/英) TSV / TSV  
キーワード(2)(和/英) 解析的配置 / Analytical placement  
キーワード(3)(和/英) 重なり除去長 / Overlap removable length  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 森田 耕司 / Koji Morita / モリタ コウジ
第1著者 所属(和/英) 北九州市立大学 (略称: 北九州市大)
University of Kitakyushu (略称: Univ. of Kitakyushu)
第2著者 氏名(和/英/ヨミ) 高島 康裕 / Yasuhiro Takashima / タカシマ ヤスヒロ
第2著者 所属(和/英) 北九州市立大学 (略称: 北九州市大)
University of Kitakyushu (略称: Univ. of Kitakyushu)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2013-03-04 15:45:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2012-140 
巻番号(vol) IEICE-112 
号番号(no) no.451 
ページ範囲 pp.25-29 
ページ数 IEICE-5 
発行日 IEICE-VLD-2013-02-25 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会