講演抄録/キーワード |
講演名 |
2013-01-16 09:10
再構成可能デバイスMPLDのアーキテクチャ評価 ○山下智也・稲木雅人・谷川一哉・弘中哲夫(広島市大)・石黒 隆(太陽誘電) VLD2012-107 CPSY2012-56 RECONF2012-61 |
抄録 |
(和) |
本稿では再構成可能デバイス実現のためのアーキテクチャであるMPLDの詳細構造の評価検討を行う.
MPLDは,多数の小容量メモリ間をアドレス線とデータ線の対(AD対)で実現した双方向線を用いて相互に接続した構成となっている.
MPLDではこの小容量メモリをMLUTと呼び,論理を実現するLUTとして利用するほか,AD対同士をつなぐスイッチとして用いることでLUT間の配線としても利用する.
そのため,MLUT当たりのAD対の数,AD対同士の接続パターンがMPLDにマッピングできる回路の規模,動作遅延に大きな影響を与える.
そこで,MLUT当たりのAD対の数,AD対同士の接続パターンなどを変えた多様なMPLDアーキテクチャを仮定し,回路を構成するための特性の比較を行う. |
(英) |
In this paper, we discuss the detailed structure of MPLD, an architecture for
realizing reconfigurable devices. MPLD consists of small memories connected by
pairs of address and data lines (AD pairs). These memories, called MLUTs, are
used as LUTs to realize logic cells, and also switch blocks to realize wires
between the logic cells. Thus, the number of AD pairs per MLUT and the
connection pattern among MLUTs by AD pairs greatly affect the performance and
acceptable size of circuits mapped to the MPLD. Therefore, we compare a variety
of MPLD architectures, which have the different numbers of AD pairs per MLUT and
the different connection patterns among MLUTs, in some metrics. |
キーワード |
(和) |
MPLD / PLD / FPGA / アーキテクチャ / 配置配線 / / / |
(英) |
MPLD / PLD / FPGA / architecture / Place-and-Route / / / |
文献情報 |
信学技報, vol. 112, no. 377, RECONF2012-61, pp. 1-6, 2013年1月. |
資料番号 |
RECONF2012-61 |
発行日 |
2013-01-09 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2012-107 CPSY2012-56 RECONF2012-61 |
|