電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2013-01-16 14:10
SD数の2値符号化による算術演算回路の最適化設計と性能評価
小林拓矢茂木和弘魏 書剛群馬大
技報オンラインサービス実施中
抄録 (和) 冗長な数表現を持つSD(Signed-Digit)数の一つである冗長2進表現をディジタル回路に用いるには,各桁で用いられる3値{-1,0,1}を2ビット{0,1}で符号化する必要がある.
また,この2ビットへの変換には多くの組み合わせがあり,算術演算回路の性能に大きな影響を与える.
本研究では2値符号の組み合わせを変え,すべての符号で加算回路と剰余乗算回路の設計と評価を行った.
その結果,符号により回路性能に大きな差が生じたことが分かった.
この結果から,各符号の特性を考察し,加算回路と剰余乗算回路で最適な2値符号の組み合わせを明らかにした. 
(英) Signed-Digit (SD) has a redundancy by using \{-1,0,1\}.
By applying the redundant binary representation to arithmetic circuits, arithmetic operations provide high performance.
In order to use the SD number into the arithmetic circuits, binary coding for the SD number is necessary.
Combinations of the binary code have a great influence on the performance of arithmetic circuits.
In this paper, we consider the most optimal mapping of the binary code to the SD number for arithmetic circuits.
From the experimental results, we have the most optimal combination of binary code for the modular SD adders and multipliers .
キーワード (和) Signed-Digit(SD)数 / 剰余数系 / 剰余SD数加算 / 剰余SD数乗算 / 2値符号化 / / /  
(英) Signed-Digit(SD) number / residue number system / SD modulo addition / SD modulo multiplication / Binary coding / / /  
文献情報 信学技報, vol. 112, no. 375, VLD2012-114, pp. 39-44, 2013年1月.
資料番号 VLD2012-114 
発行日 2013-01-09 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 CPSY VLD RECONF IPSJ-SLDM  
開催期間 2013-01-16 - 2013-01-17 
開催地(和) 慶応義塾大学 日吉キャンパス 
開催地(英)  
テーマ(和) FPGA応用および一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2013-01-CPSY-VLD-RECONF-SLDM 
本文の言語 日本語 
タイトル(和) SD数の2値符号化による算術演算回路の最適化設計と性能評価 
サブタイトル(和)  
タイトル(英) Optimal Design and Performance Evaluation of Residue Arithmetic Circuits with a Binary Coding of Signed-Digit Number 
サブタイトル(英)  
キーワード(1)(和/英) Signed-Digit(SD)数 / Signed-Digit(SD) number  
キーワード(2)(和/英) 剰余数系 / residue number system  
キーワード(3)(和/英) 剰余SD数加算 / SD modulo addition  
キーワード(4)(和/英) 剰余SD数乗算 / SD modulo multiplication  
キーワード(5)(和/英) 2値符号化 / Binary coding  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 小林 拓矢 / Takuya Kobayashi / コバヤシ タクヤ
第1著者 所属(和/英) 群馬大学 (略称: 群馬大)
Gunma University (略称: Gunma Univ.)
第2著者 氏名(和/英/ヨミ) 茂木 和弘 / Kazuhiro Motegi / モテギ カズヒロ
第2著者 所属(和/英) 群馬大学 (略称: 群馬大)
Gunma University (略称: Gunma Univ.)
第3著者 氏名(和/英/ヨミ) 魏 書剛 / Shugang Wei / ウェイ シュガン
第3著者 所属(和/英) 群馬大学 (略称: 群馬大)
Gunma University (略称: Gunma Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2013-01-16 14:10:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2012-114,IEICE-CPSY2012-63,IEICE-RECONF2012-68 
巻番号(vol) IEICE-112 
号番号(no) no.375(VLD), no.376(CPSY), no.377(RECONF) 
ページ範囲 pp.39-44 
ページ数 IEICE-6 
発行日 IEICE-VLD-2013-01-09,IEICE-CPSY-2013-01-09,IEICE-RECONF-2013-01-09 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会