| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-12-14 14:10 SAR画像再生処理回路の小型実装と精度評価 ○浅見廣愛・高橋勝己・尾崎敦夫・若山俊夫（三菱電機）  SANE2012-121 |
|
| 抄録 | （和） | 合成開口レーダの画像再生処理回路の小型化を目的として，実装時の回路規模や処理時間，画像の精度についての検討および評価を行った． 処理アルゴリズムとしては，回路実装に適した方式であるチャープスケーリングを採用し，演算回路を小型化するため，全ての演算を固定小数点数で演算することとした． Xilinx社のFPGAを対象として回路を試作して，アジマス点数8192点，レンジ点数8192点の画像サイズの評価データを処理させたところ，振幅誤差の標準偏差は1.3dB程度劣化するが，2秒程度で処理が完了することが確認できた． |
| （英） | We devised a small digital circuit for the image reconstruction processing of Synthetic Aperture Radar, and we examined the scale and the processing time of the circuit and evaluated the processing result. We chose Chirp Scaling Algorithm which was suitable for circuit implementation, and designed all operation in fixed point number to downsize an arithmetic circuit. We implemented a processing circuit in FPGA of Xilinx. When our circuit processed sample data that were 8192 by 8192 points size in range and azimuth directions, the processing time were around two seconds and the standard deviation of the amplitude error was about 1.3dB. |
|
| キーワード | （和） | SAR / FPGA / 回路実装 / / / / / |
| （英） | SAR / FPGA / Circuit implementation / / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 360, SANE2012-121, pp. 7-12, 2012年12月. | |
| 資料番号 | SANE2012-121 | |
| 発行日 | 2012-12-07 (SANE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SANE2012-121 |
|
| 研究会情報 | |
| 研究会 | SANE |
| 開催期間 | 2012-12-14 - 2012-12-14 |
| 開催地（和） | 日本工業大学 |
| 開催地（英） | Nippon Institute of Technology |
| テーマ（和） | レーダ信号処理及び一般 |
| テーマ（英） | Radar signal processing and general |
| 講演論文情報の詳細 | |
| 申込み研究会 | SANE |
| 会議コード | 2012-12-SANE |
| 本文の言語 | 日本語 |
| タイトル（和） | SAR画像再生処理回路の小型実装と精度評価 |
| サブタイトル（和） | |
| タイトル（英） | The Miniaturization and evaluation of circuit in the signal processing of SAR |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SAR / SAR |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | 回路実装 / Circuit implementation |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 浅見 廣愛 / Hiroai Asami / アサミ ヒロアイ |
| 第1著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric Corp.) |
| 第2著者 氏名（和/英/ヨミ） | 高橋 勝己 / Katsumi Takahashi / タカハシ カツミ |
| 第2著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric Corp.) |
| 第3著者 氏名（和/英/ヨミ） | 尾崎 敦夫 / Atsuo Ozaki / オザキ アツオ |
| 第3著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric Corp.) |
| 第4著者 氏名（和/英/ヨミ） | 若山 俊夫 / Toshio Wakayama / ワカヤマ トシオ |
| 第4著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric Corp.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-12-14 14:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SANE |
| 資料番号 | SANE2012-121 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.360 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2012-12-07 (SANE) |
[研究会発表申込システムのトップページに戻る]