お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-11-27 14:15
SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法
阿部晋矢史 又華早大)・宇佐美公良芝浦工大/早大)・柳澤政生戸川 望早大VLD2012-82 DC2012-48
抄録 (和) 動的複数電源電圧と配線遅延を高位合成に統合するプラットフォームとして,Adaptive Voltages Huddle-based Distributed-Register アーキテクチャ(AVHDR) およびAVHDR アーキテクチャを対象とした高位合成手法が提案された.従来手法はフロアプラン情報をフィードバックし,反復改良する合成フローを取る.従来手法では収束性を改善するため,仮想面積ベースの反復改良を採用している.しかし,仮想面積は面積と配線遅延のオーバヘッドを伴う可能性がある.本稿では反復が進むごとにオーバヘッドを削減する仮想面積調整を提案する.計算機実験結果により,提案手法は従来のAVHDR アーキテクチャを対象とした高位合成アルゴリズムと比較し最大6.2% 消費エネルギーを削減し,最終的に従来の高位合成アルゴリズムと比較し最大65.7% 消費エネルギーを削減できることを確認した. 
(英) An adaptive voltage huddle-based distributed-register architecture (AVHDR architecture), which integrates dynamic multiple supply voltages and interconnection delays into high-level synthesis, and a synthesis algorithm for AVHDR architectures have been proposed. This algorithm is based on iterative improvement of scheduling/binding and floorplanning and can converge without oscillation by using virtual-area-based iterative refinement flow. However, virtual areas may have some area and interconnection delay overheads. In this paper, we propose virtual area adaptation which relaxes these overheads as the iteration proceeds. Experimental results show that our algorithm achieves 6.2% energy saving compared with conventional algorithm for AVHDR architectures and 65.7% energy saving compared with conventional algorithms.
キーワード (和) 高位合成 / 低消費電力設計 / 配線遅延 / 動的複数電源電圧 / / / /  
(英) high-level synthesis / energy-efficient design / interconnection delay / dynamic multiple supply voltages / / / /  
文献情報 信学技報, vol. 112, no. 320, VLD2012-82, pp. 135-140, 2012年11月.
資料番号 VLD2012-82 
発行日 2012-11-19 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2012-82 DC2012-48

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2012-11-26 - 2012-11-28 
開催地(和) 九州大学百年講堂 
開催地(英) Centennial Hall Kyushu University School of Medicine 
テーマ(和) デザインガイア2012 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2012 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法 
サブタイトル(和)  
タイトル(英) SAAV : Energy-efficient High-level Synthesis Algorithm targeting Adaptive Voltage Huddle-based Distributed Register Architecture with Dynamic Multiple Supply Voltages 
サブタイトル(英)  
キーワード(1)(和/英) 高位合成 / high-level synthesis  
キーワード(2)(和/英) 低消費電力設計 / energy-efficient design  
キーワード(3)(和/英) 配線遅延 / interconnection delay  
キーワード(4)(和/英) 動的複数電源電圧 / dynamic multiple supply voltages  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 阿部 晋矢 / Shin-ya Abe / アベ シンヤ
第1著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第2著者 氏名(和/英/ヨミ) 史 又華 / Youhua Shi / シ ヨウハ
第2著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第3著者 氏名(和/英/ヨミ) 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ
第3著者 所属(和/英) 芝浦工業大学/早稲田大学 (略称: 芝浦工大/早大)
Shibaura Institute of Technology University/Waseda University (略称: Shibaura Institute of Technology Univ./Waseda Univ.)
第4著者 氏名(和/英/ヨミ) 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ
第4著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第5著者 氏名(和/英/ヨミ) 戸川 望 / Nozomu Togawa / トガワ ノゾム
第5著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-11-27 14:15:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2012-82, DC2012-48 
巻番号(vol) vol.112 
号番号(no) no.320(VLD), no.321(DC) 
ページ範囲 pp.135-140 
ページ数
発行日 2012-11-19 (VLD, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会