| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-11-27 09:00 先見近傍解生成による焼きなまし法の並列化手法 ○太田悠介・伊藤和人（埼玉大）  VLD2012-73 DC2012-39 |
|
| 抄録 | （和） | 最適化組み合わせ問題の解を探索するメタヒューリスティックアルゴリズムである焼きなまし法(SA)は，現在の解候補からランダムに近傍解を生成し，評価関数値を比較して改善時，または確率的に近傍解を新たな解候補とする手法であり，近傍解の生成と評価関数計算を多数繰り返すため長い時間を要する．本研究では，SA高速化のため，複数の近傍解を生成し，その評価関数計算を並列に行うことで実行時間の短縮を図る．さらに，単一チェーンSAの並列化を目的とし，先見的な近傍解の生成パターンを適応的に変化させることで本来到達しない無駄な近傍解の生成数を削減する手法を提案する． |
| （英） | Simulated annealing (SA) is a general method to solve combinational optimization problems. SA generates a neigh￢bor solution from a current solution randomly and evaluates the solution by a cost function. If a neighbor solution is better than a current solution, or otherwise stochastically, the neighbor solution is accepted as a new current solution. SA needs long execution time because it must iterate generating and evaluating a neighbor solution many times. We propose a fast SA method where some neighbor solutions are generated at a time in a look-ahead manner and evaluated in parallel. A method to adaptively generate neighbor solutions is proposed to reduce void solutions which are not used in a SA chain. | |
| キーワード | （和） | 組み合わせ最適化 / 焼きなまし法 / 並列化 / 先見 / 近傍解生成 / / / |
| （英） | combinational optimization / simulated annealing / parallelize / look-ahead / neighbor solution generation / / / | |
| 文献情報 | 信学技報, vol. 112, no. 320, VLD2012-73, pp. 81-86, 2012年11月. | |
| 資料番号 | VLD2012-73 | |
| 発行日 | 2012-11-19 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-73 DC2012-39 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2012-11-26 - 2012-11-28 |
| 開催地（和） | 九州大学百年講堂 |
| 開催地（英） | Centennial Hall Kyushu University School of Medicine |
| テーマ（和） | デザインガイア2012 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2012 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 先見近傍解生成による焼きなまし法の並列化手法 |
| サブタイトル（和） | |
| タイトル（英） | A Method to Parallelize Simulated Annealing Algorithm by Generating Look-ahead Neighbor Solutions |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 組み合わせ最適化 / combinational optimization |
| キーワード(2)（和/英） | 焼きなまし法 / simulated annealing |
| キーワード(3)（和/英） | 並列化 / parallelize |
| キーワード(4)（和/英） | 先見 / look-ahead |
| キーワード(5)（和/英） | 近傍解生成 / neighbor solution generation |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 太田 悠介 / Yusuke Ota / オオタ ユウスケ |
| 第1著者 所属（和/英） | 埼玉大学 (略称： 埼玉大) Saitama University (略称： Saitama Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 伊藤 和人 / Kazuhito Ito / |
| 第2著者 所属（和/英） | 埼玉大学 (略称： 埼玉大) Saitama University (略称： Saitama Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-11-27 09:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-73, DC2012-39 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.81-86 |
| ページ数 | 6 |
| 発行日 | 2012-11-19 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]