電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-11-27 09:25
ネットワークオンチップにおける仮想チャネル利用法の再考
笹河良介藤枝直輝高前田(山崎) 伸也吉瀬謙二東工大CPSY2012-51
抄録 (和) Network on Chip でのルーティングにおいて,デッドロックフリーであることは重要であり,仮想チャネルをクラス分けすることによってデッドロック回避を提供する手法がある.本稿ではその手法に対して,さらに仮想チャネルを効率的に活用し,性能を上げることが可能な拡張的な手法を提案する.サイクルアキュレイトなフリットレベルシミュレータを用いた評価から,提案手法で性能が向上することが確認された. 
(英) An important requirement of routing algorithm is the freedom from deadlock in Network-on-Chip (NoC).For generating deadlock-free routing algorithms, there is a method which divides virtual channels into classes. In this paper, we propose extended methods which additionally provide high performance and utilization of virtual channels. By using cycle-accurate NoC simulator, we con rmed that proposed methods improve performance.
キーワード (和) ネットワークオンチップ / デッドロック回避 / 仮想チャネル / / / / /  
(英) Network on Chip / deadlock avoidance / virtual channel / / / / /  
文献情報 信学技報, vol. 112, no. 322, CPSY2012-51, pp. 21-26, 2012年11月.
資料番号 CPSY2012-51 
発行日 2012-11-19 (CPSY) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2012-51

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2012-11-26 - 2012-11-28 
開催地(和) 九州大学百年講堂 
開催地(英) Centennial Hall Kyushu University School of Medicine 
テーマ(和) デザインガイア2012 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2012 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) ネットワークオンチップにおける仮想チャネル利用法の再考 
サブタイトル(和)  
タイトル(英) Rethinking virtual channel usage in network-on-chip 
サブタイトル(英)  
キーワード(1)(和/英) ネットワークオンチップ / Network on Chip  
キーワード(2)(和/英) デッドロック回避 / deadlock avoidance  
キーワード(3)(和/英) 仮想チャネル / virtual channel  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 笹河 良介 / Ryosuke Sasakawa / ササカワ リョウスケ
第1著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第2著者 氏名(和/英/ヨミ) 藤枝 直輝 / Naoki Fujieda / フジエダ ナオキ
第2著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第3著者 氏名(和/英/ヨミ) 高前田(山崎) 伸也 / Shinya Takamaeda-Yamazaki / タカマエダ(ヤマザキ) シンヤ
第3著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第4著者 氏名(和/英/ヨミ) 吉瀬 謙二 / Kenji Kise / キセ ケンジ
第4著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2012-11-27 09:25:00 
発表時間 25 
申込先研究会 CPSY 
資料番号 IEICE-CPSY2012-51 
巻番号(vol) IEICE-112 
号番号(no) no.322 
ページ範囲 pp.21-26 
ページ数 IEICE-6 
発行日 IEICE-CPSY-2012-11-19 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会