講演抄録/キーワード |
講演名 |
2012-11-19 16:15
塗布可能材料を用いた積層型NAND回路の作製 ○小寺 勲・山内 博・國吉繁一・酒井正俊・飯塚正明・工藤一浩(千葉大) OME2012-73 エレソ技報アーカイブへのリンク:OME2012-73 |
抄録 |
(和) |
本研究では、活性層および絶縁層に塗布可能材料を用いた積層型NAND回路を作製し、その特性を評価した。積層型NAND回路は、トップゲート構造のZnO-TFT (nチャネル) の上に、ゲート電極を共有したボトムゲート構造のTIPS-pentacene TFT (pチャネル) を積層することで作製した。絶縁膜には、塗布可能材料である光硬化型シリコーン樹脂を使用した。この積層型構造は、従来の基板上に平面的に作製した論理回路に比べ、素子表面積の縮小や配線長の短縮、活性層の塗り分けの容易化などの効果が期待できる。作製した素子は、典型的なNAND動作を示した。 |
(英) |
In this study, we have demonstrated the NAND operation of a stacked-structure NAND circuit using TIPS-pentacene (6,13-Bis(triisopropylsilylethynyl)pentacene) and soluble ZnO as active layers. Bottom-gate-type TIPS-pentacene TFTs, as p-channel transistors, were formed on top of top-gate-type ZnO TFTs while sharing common gate electrodes. For both TFTs, solution-processed silicone-resin layers were used as gate dielectric. The stacked-structure NAND circuit has several advantages of, for example, easiness of active material patterning, compact device area per stage, and the short length of the interconnection as compared with the planar configuration in a conventional NAND circuit. |
キーワード |
(和) |
積層構造 / NAND回路 / シリコーン樹脂 / TIPS-pentacene / ZnO / / / |
(英) |
stacked structure / NAND circuit / silicone-resin / TIPS-pentacene / ZnO / / / |
文献情報 |
信学技報, vol. 112, no. 304, OME2012-73, pp. 61-64, 2012年11月. |
資料番号 |
OME2012-73 |
発行日 |
2012-11-12 (OME) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
OME2012-73 エレソ技報アーカイブへのリンク:OME2012-73 |