お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-11-19 16:15
塗布可能材料を用いた積層型NAND回路の作製
小寺 勲山内 博國吉繁一酒井正俊飯塚正明工藤一浩千葉大OME2012-73 エレソ技報アーカイブへのリンク:OME2012-73
抄録 (和) 本研究では、活性層および絶縁層に塗布可能材料を用いた積層型NAND回路を作製し、その特性を評価した。積層型NAND回路は、トップゲート構造のZnO-TFT (nチャネル) の上に、ゲート電極を共有したボトムゲート構造のTIPS-pentacene TFT (pチャネル) を積層することで作製した。絶縁膜には、塗布可能材料である光硬化型シリコーン樹脂を使用した。この積層型構造は、従来の基板上に平面的に作製した論理回路に比べ、素子表面積の縮小や配線長の短縮、活性層の塗り分けの容易化などの効果が期待できる。作製した素子は、典型的なNAND動作を示した。 
(英) In this study, we have demonstrated the NAND operation of a stacked-structure NAND circuit using TIPS-pentacene (6,13-Bis(triisopropylsilylethynyl)pentacene) and soluble ZnO as active layers. Bottom-gate-type TIPS-pentacene TFTs, as p-channel transistors, were formed on top of top-gate-type ZnO TFTs while sharing common gate electrodes. For both TFTs, solution-processed silicone-resin layers were used as gate dielectric. The stacked-structure NAND circuit has several advantages of, for example, easiness of active material patterning, compact device area per stage, and the short length of the interconnection as compared with the planar configuration in a conventional NAND circuit.
キーワード (和) 積層構造 / NAND回路 / シリコーン樹脂 / TIPS-pentacene / ZnO / / /  
(英) stacked structure / NAND circuit / silicone-resin / TIPS-pentacene / ZnO / / /  
文献情報 信学技報, vol. 112, no. 304, OME2012-73, pp. 61-64, 2012年11月.
資料番号 OME2012-73 
発行日 2012-11-12 (OME) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード OME2012-73 エレソ技報アーカイブへのリンク:OME2012-73

研究会情報
研究会 OME  
開催期間 2012-11-19 - 2012-11-19 
開催地(和) 大阪大学中之島センター 講義室302 
開催地(英) Room 302, Nakanoshima Ctr., Osaka Univ. 
テーマ(和) 有機材料・一般 
テーマ(英) Organic Materials, etc. 
講演論文情報の詳細
申込み研究会 OME 
会議コード 2012-11-OME 
本文の言語 日本語 
タイトル(和) 塗布可能材料を用いた積層型NAND回路の作製 
サブタイトル(和)  
タイトル(英) Fabrication of Stacked NAND Circuits using Solution-Processable Materials 
サブタイトル(英)  
キーワード(1)(和/英) 積層構造 / stacked structure  
キーワード(2)(和/英) NAND回路 / NAND circuit  
キーワード(3)(和/英) シリコーン樹脂 / silicone-resin  
キーワード(4)(和/英) TIPS-pentacene / TIPS-pentacene  
キーワード(5)(和/英) ZnO / ZnO  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 小寺 勲 / Isao Kodera / コデラ イサオ
第1著者 所属(和/英) 千葉大学 (略称: 千葉大)
Chiba University (略称: Chiba Univ.)
第2著者 氏名(和/英/ヨミ) 山内 博 / Hiroshi Yamauchi / ヤマウチ ヒロシ
第2著者 所属(和/英) 千葉大学 (略称: 千葉大)
Chiba University (略称: Chiba Univ.)
第3著者 氏名(和/英/ヨミ) 國吉 繁一 / Shigekazu Kuniyoshi / クニヨシ シゲカズ
第3著者 所属(和/英) 千葉大学 (略称: 千葉大)
Chiba University (略称: Chiba Univ.)
第4著者 氏名(和/英/ヨミ) 酒井 正俊 / Masatoshi Sakai / サカイ マサトシ
第4著者 所属(和/英) 千葉大学 (略称: 千葉大)
Chiba University (略称: Chiba Univ.)
第5著者 氏名(和/英/ヨミ) 飯塚 正明 / Masaaki Iizuka / イイズカ マサアキ
第5著者 所属(和/英) 千葉大学 (略称: 千葉大)
Chiba University (略称: Chiba Univ.)
第6著者 氏名(和/英/ヨミ) 工藤 一浩 / Kazuhiro Kudo / クドウ カズヒロ
第6著者 所属(和/英) 千葉大学 (略称: 千葉大)
Chiba University (略称: Chiba Univ.)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-11-19 16:15:00 
発表時間 25分 
申込先研究会 OME 
資料番号 OME2012-73 
巻番号(vol) vol.112 
号番号(no) no.304 
ページ範囲 pp.61-64 
ページ数
発行日 2012-11-12 (OME) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会