講演抄録/キーワード |
講演名 |
2012-08-03 13:10
薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ ○小野内雅文・大津賀一雄・五十嵐康人・池谷豊人・森田貞幸(ルネサス エレクトロニクス)・石橋孝一郎(電通大)・柳沢一正(ルネサス エレクトロニクス) SDM2012-82 ICD2012-50 エレソ技報アーカイブへのリンク:SDM2012-82 ICD2012-50 |
抄録 |
(和) |
薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータを試作した。試作LDOでは印加電圧緩和技術を適用することで,薄膜MOSの通常印加電圧以上の電圧入力を実現している。このことにより,試作LDOの最大出力電圧を薄膜MOSの通常印加電圧としている。さらに, (1)薄膜MOS採用による出力MOSの1 GHz高速切り替え,(2)出力MOS段数の削減により,負荷変動への高速応答を実現し,出力キャパシタを不要としている。特に,(2)では新規ゲート幅設定技術を適用することで幅広い負荷電流範囲(400 $\mu$A - 250 mA)をわずか56段の出力MOSで対応している(従来比78\%減)。
試作LDOを40nm CMOSプロセスで試作・評価した結果,面積は0.057 mm$^2$,負荷応答時間は 0.07 $\mu$sであった。 |
(英) |
A digital low-dropout (LDO) regulator comprising only thin-oxide MOS transistors was developed. The input voltage to the LDO is set to be higher than the nominal overdrive voltage of thin-oxide MOS transistors by applying the proposed overdrive-voltage relaxation scheme. In the LDO, fast transient response can be achieved by applying an output capacitor-less design, which is based on power-MOS features as follows: 1-GHz switching and the small number of levels whereas a wide range of load current (400 $\mu$A - 250 mA) can be covered by applying the proposed power-MOS configuration. The LDO occupies only 0.057 mm$^2$ area using 40-nm CMOS technology, and the measured the transient response time is only 0.07 $\mu$s. |
キーワード |
(和) |
LDOレギュレータ / デジタル制御 / 高速応答 / DVFS / / / / |
(英) |
Low-dropout regulator / digital control / fast-transient response / DVFS / / / / |
文献情報 |
信学技報, vol. 112, no. 170, ICD2012-50, pp. 105-110, 2012年8月. |
資料番号 |
ICD2012-50 |
発行日 |
2012-07-26 (SDM, ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SDM2012-82 ICD2012-50 エレソ技報アーカイブへのリンク:SDM2012-82 ICD2012-50 |