| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-08-03 09:00 高位合成における回路分割の実装 ○國上太旗・宮島敬明・天野英晴（慶大）  CPSY2012-18 |
|
| 抄録 | （和） | 近年、高位合成技術の発達によってField Programmable Gate Array(FPGA)など のリコンフィギャラブルデバイスの設計環境が改善されてきている。それによ り、従来よりも大規模なアルゴリズムをFPGAに実装し、高速化を図る研究事例 が増加してきている。特に、計算流体力学などの分野ではFPGAを用いたハード ウェアオフローディングによる高速化が行われている。しかしながらFPGAには 面積に制約があり、対象とするFPGAの容量を超えた面積の回路を実装すること が困難である。さらに、演算器の使用数に制約などからそれ以上の高速化でき ないことがある。そこで、本研究では高位合成を用いて、回路を複数のFPGAに 分割実装を行うことで、大規模な回路の実装を目指す。本稿では特に、計算回 路の展開によって高速化を行うことを想定し、それに向けた回路の分割点算出 手法と分割点の自動探索ツールの提案を行う。 |
| （英） | High-Level Synthesis has been researched and developed for these 20 years. Not only ASIC, but also reconfigurable devices, especially Field Programmable Gate Array (FPGA) development environment has been improved as well. Various types of large algorithms also have been implemented on FPGAs in order to shorten their processing time, especially in the field of Computational Fluid Dynamics (CFD). However, for such an acceleration, FPGA has some limitations when programmers try to implement large algorithm. Area is one of the largest constraints for FPGA, so programmers have to divide one large algorithm into some small parts. The number of arithmetic units also constraints the size of algorithm and degree of the speed-up. Here, we try to divide a large algorithm into some small functions, and implement on some FPGAs by using a High-Level Synthesis (HLS) tool. Since the trial and error is easy to be done with HLS tool, we propose a technique for exploration of division point of a large algorithm by using a HLS tool CWB (Cyber Work Bench). |
|
| キーワード | （和） | 高位合成 / 回路分割 / 複数FPGA / / / / / |
| （英） | High Level Synthesis / HSL / Multi FPGA / Circuit Division / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 173, CPSY2012-18, pp. 55-60, 2012年8月. | |
| 資料番号 | CPSY2012-18 | |
| 発行日 | 2012-07-26 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2012-18 |
|
| 研究会情報 | |
| 研究会 | DC CPSY |
| 開催期間 | 2012-08-02 - 2012-08-03 |
| 開催地（和） | とりぎん文化会館 |
| 開催地（英） | Torigin Bunka Kaikan |
| テーマ（和） | 2012年並列／分散／協調処理に関する『鳥取』サマー・ワークショップ（SWoPP鳥取2012） |
| テーマ（英） | Summer United Workshops on Parallel, Distributed and Cooperative Processing "Tottori" (SWoPP 2012) |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2012-08-DC-CPSY |
| 本文の言語 | 日本語 |
| タイトル（和） | 高位合成における回路分割の実装 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of the circuit division for High-Level Synthesis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 高位合成 / High Level Synthesis |
| キーワード(2)（和/英） | 回路分割 / HSL |
| キーワード(3)（和/英） | 複数FPGA / Multi FPGA |
| キーワード(4)（和/英） | / Circuit Division |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 國上 太旗 / Daiki Kugami / クガミ ダイキ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio Univ. (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 宮島 敬明 / Takaaki Miyajima / ミヤジマ タカアキ |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio Univ. (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio Univ. (略称： Keio Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-08-03 09:00:00 |
| 発表時間 | 30分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2012-18 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.173 |
| ページ範囲 | pp.55-60 |
| ページ数 | 6 |
| 発行日 | 2012-07-26 (CPSY) |
[研究会発表申込システムのトップページに戻る]