| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-07-03 11:40 State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 ○跡部悠太・史 又華・柳澤政生・戸川 望（早大）  CAS2012-21 VLD2012-31 SIP2012-53 MSS2012-21 |
|
| 抄録 | （和） | 代表的なテスト容易化設計であるスキャンテストは，LSI 内部のFF(フリップフロップ) を直列に接続し，外部から自由に制御，観測でき，効率よく故障検出をすることができる．一方，スキャンテストで用いられるスキャンチェインを使用し，暗号LSI の秘密鍵を解読するスキャンベース攻撃が注目されている．一般的にテスト容易性とセキュリティは相反する性質であるが，それらを両立させる回路設計が必要である．本稿では，スキャンテストの利点であるテスト容易性を持ち，スキャンベース攻撃に対するセキュアスキャンアーキテクチャを提案する．提案手法では，スキャンチェイン中の任意のFF にラッチを付け加えることで，過去のFF の値を利用し，スキャンデータを攻撃者に解読不可能なデータに変化させる．FF の値が変化することで，スキャンデータを動的に変化させることが可能である．攻撃者には解読不可能なデータであっても，テスト者は拡張回路の構造を知っているため，通常のスキャンテストと同様のテストが可能である．RSA 暗号回路に提案するセキュアスキャンアーキテクチャを実装し，評価を行った． |
| （英） | Scan test that is one of the useful design for testability tecniques, which can control and observe the FFs(Flip Flops) inside LSIs, can detect circuit failure efficiently. On the other hand, a scan-based attack using scan chain which retrieves secret keys of cryptographic LSIs is considered. Generaly testability and security are contradictory, there is a need for an efficient design for testability circuit to satisfy both testability and security. In this paper, a secure scan architecture against scan-based attack which have high testability is proposed. In our method, scan data is state-dependent changed unintelligible data to attackers by adding the latch to any FFs in the scan chain. Changing the value of the FFs can dynamically change the scan data. The tester can test as a normal scan test because they know the structure of the extended circuit. We made an analysis on an RSA implementation to show the effectiveness of the proposed method and discussed how our approach is resistant to scan-based attack. | |
| キーワード | （和） | スキャンチェイン / スキャンベース攻撃 / セキュアスキャンアーキテクチャ / RSA暗号 / / / / |
| （英） | scan chain / scan-based atack / secure scan architecture / RSA / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 114, VLD2012-31, pp. 115-120, 2012年7月. | |
| 資料番号 | VLD2012-31 | |
| 発行日 | 2012-06-25 (CAS, VLD, SIP, MSS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2012-21 VLD2012-31 SIP2012-53 MSS2012-21 |
|
| 研究会情報 | |
| 研究会 | VLD CAS MSS SIP |
| 開催期間 | 2012-07-02 - 2012-07-03 |
| 開催地（和） | 京都リサーチパーク |
| 開催地（英） | Kyoto Research Park |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-07-VLD-CAS-MSS-SIP |
| 本文の言語 | 日本語 |
| タイトル（和） | State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 |
| サブタイトル（和） | |
| タイトル（英） | Secure Scan Architecture on RSA Circuit Using State Dependent Scan Flip Flop against Scan-Based Side Channel Attack |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スキャンチェイン / scan chain |
| キーワード(2)（和/英） | スキャンベース攻撃 / scan-based atack |
| キーワード(3)（和/英） | セキュアスキャンアーキテクチャ / secure scan architecture |
| キーワード(4)（和/英） | RSA暗号 / RSA |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 跡部 悠太 / Yuta Atobe / アトベ ユウタ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 史 又華 / Youhua Shi / シ ヨウカ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-07-03 11:40:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | CAS2012-21, VLD2012-31, SIP2012-53, MSS2012-21 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.113(CAS), no.114(VLD), no.115(SIP), no.116(MSS) |
| ページ範囲 | pp.115-120 |
| ページ数 | 6 |
| 発行日 | 2012-06-25 (CAS, VLD, SIP, MSS) |
[研究会発表申込システムのトップページに戻る]