お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-06-27 15:45
[招待講演]Nonlinear Three Branch Nano-Junction Devices and Their Application to Logic Circuits
Seiya KasaiHokkaido Univ.)・Shaharin Fadzli Abd RahmanUTM/Hokkaido Univ.)・Masaki SatoXiang YinHokkaido Univ.)・Toshihiko MaemotoOsaka Inst. Tech.)   エレソ技報アーカイブはこちら
抄録 (和) A nanometer-scale semiconductor three-branch junction (TBJ) structure exhibits an unique nonlinear voltage transfer characteristic even at room temperature, which is not expected from the classical resistance network. In this paper, we present results of the recent study on the nonlinear mechanism for III-V semiconductor-based TBJs and discuss their application to logic circuits. Size-dependence of the nonlinear transfer curve and laser-induced conductance modulation reveals the asymmetric conductance in the structure is responsible for the nonlinearity at room temperature. The nonlinear curves can be controlled by gate on the input branches and nearly ideal voltage signal transfer efficiency is realized. The TBJ-based logic gate family is introduced and a set-reset-type flip flop (SR-FF) circuit integrating GaAs-based TBJs is demonstrated. We also mention on the fabrication and characterization of a graphene-based TBJ and its unique characteristic based on the gate control of the ambipolar carriers. 
(英) A nanometer-scale semiconductor three-branch junction (TBJ) structure exhibits an unique nonlinear voltage transfer characteristic even at room temperature, which is not expected from the classical resistance network. In this paper, we present results of the recent study on the nonlinear mechanism for III-V semiconductor-based TBJs and discuss their application to logic circuits. Size-dependence of the nonlinear transfer curve and laser-induced conductance modulation reveals the asymmetric conductance in the structure is responsible for the nonlinearity at room temperature. The nonlinear curves can be controlled by gate on the input branches and nearly ideal voltage signal transfer efficiency is realized. The TBJ-based logic gate family is introduced and a set-reset-type flip flop (SR-FF) circuit integrating GaAs-based TBJs is demonstrated. We also mention on the fabrication and characterization of a graphene-based TBJ and its unique characteristic based on the gate control of the ambipolar carriers.
キーワード (和) TBJ / Nanowire / Nonlinear / GaAs / Graphene / Logic circuit / SR-FF /  
(英) TBJ / Nanowire / Nonlinear / GaAs / Graphene / Logic circuit / SR-FF /  
文献情報 信学技報
資料番号  
発行日  
ISSN  
PDFダウンロード

研究会情報
研究会 SDM ED  
開催期間 2012-06-27 - 2012-06-29 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Seinen-kaikan 
テーマ(和) 2012 先端半導体デバイスの基礎と応用に関するアジア太平洋ワークショップ 
テーマ(英) 2012 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices 
講演論文情報の詳細
申込み研究会 ED 
会議コード 2012-06-SDM-ED 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) Nonlinear Three Branch Nano-Junction Devices and Their Application to Logic Circuits 
サブタイトル(英)  
キーワード(1)(和/英) TBJ / TBJ  
キーワード(2)(和/英) Nanowire / Nanowire  
キーワード(3)(和/英) Nonlinear / Nonlinear  
キーワード(4)(和/英) GaAs / GaAs  
キーワード(5)(和/英) Graphene / Graphene  
キーワード(6)(和/英) Logic circuit / Logic circuit  
キーワード(7)(和/英) SR-FF / SR-FF  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 葛西 誠也 / Seiya Kasai / カサイ セイヤ
第1著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第2著者 氏名(和/英/ヨミ) シャハリン ファズリ / Shaharin Fadzli Abd Rahman / シャハリン ファズリ
第2著者 所属(和/英) マレーシア工科大学/北海道大学 (略称: マレーシア工科大/北大)
Universiti Teknologi Malaysia/Hokkaido University (略称: UTM/Hokkaido Univ.)
第3著者 氏名(和/英/ヨミ) 佐藤 将来 / Masaki Sato / サトウ マサキ
第3著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第4著者 氏名(和/英/ヨミ) 殷 翔 / Xiang Yin / イン ショウ
第4著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第5著者 氏名(和/英/ヨミ) 前元 利彦 / Toshihiko Maemoto / マエモト トシヒコ
第5著者 所属(和/英) 大阪工業大学 (略称: 阪工大)
Osaka Institute of Technology (略称: Osaka Inst. Tech.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-06-27 15:45:00 
発表時間 30分 
申込先研究会 ED 
資料番号  
巻番号(vol) vol. 
号番号(no)  
ページ範囲  
ページ数  
発行日  


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会