講演抄録/キーワード |
講演名 |
2012-06-22 15:45
論理BISTの電力低減手法と評価 ○佐藤康夫・王 森レイ・加藤隆明・宮瀬紘平・梶原誠司(九工大) DC2012-14 |
抄録 |
(和) |
論理BISTのテスト時電力は通常のスキャンテストよりも高く電力低減が必要であるが,発生パターンのランダム性から,その制御は必ずしも容易ではない.またテスト時電力は,スキャン入力パターンが引き起こす電力,キャプチャ時の電力,及びスキャン出力パターンが引き起こす電力と分類でき,各々そのメカニズムが異なる.提案手法はスキャンパターンの変形回路とテスト時の制御により,故障検出率の低下が殆どなく,大幅な電力低減が可能であることを示す. |
(英) |
Low-power test technology has been investigated deeply to achieve an accurate and efficient testing. Although many sophisticated methods are proposed for scan-test, there are not so many for logic BIST because of its uncontrollable randomness. However, logic BIST currently becomes vital for system debug or field test. This paper proposes a novel low power BIST technology that eliminates the specified high-frequency parts of vectors in scan-shift and also reduces capture power. The authors show that the proposed technology not only reduces test power but also controls test power with little loss of test coverage. |
キーワード |
(和) |
論理BIST / テスト時電力 / 故障検出率 / / / / / |
(英) |
Logic BIST / Test power / Fault coverage / / / / / |
文献情報 |
信学技報, vol. 112, no. 102, DC2012-14, pp. 33-38, 2012年6月. |
資料番号 |
DC2012-14 |
発行日 |
2012-06-15 (DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
DC2012-14 |