講演抄録/キーワード |
講演名 |
2012-05-31 10:20
GP最適化法に基づくSTI制約を考慮したコンパレータ回路エネルギーモデルの提案 ○陳 功・張 宇・楊 波・董 青・中武繁寿(北九州市大) VLD2012-8 |
抄録 |
(和) |
低電力アナログ回路設計においては、STI ストレスによる電流ばらつきは無視できない。この論文では、
プリアンプとラッチからなるコンパレータ回路におけるSTI ストレスに関係するエネルギー・トレードオフ問題に
ついて述べる。STI ストレスを考慮する場合、プリアンプの消費電力はMOSFET の拡散領域長の関数とみなすこ
とができ、拡散長が長くなければ消費電力への影響は小さい。一方ラッチについては、プリアンプ出力の寄生容量、
つまりMOSFET 拡散長が小さいほど消費電力が小さい。このトレードオフ問題を扱うために、我々はGeometric
Programming に基づくコンパレータのエネルギーモデルを提案する。STI BSIM モデルを伴うHSPICE による検証
においては、STI ストレスのエネルギーに対する影響は、低電力設計では重要になることを明らかにする。 |
(英) |
In low power analog circuit designs, the current variation caused by the STI stress must be taken into
account. In this paper, we address an energy trade-off related to the STI stress in the design of a comparator
composed of the pre-amplifier and the conventional latch. The power consumption of the pre-amplifier can be
forumlated as a function of the diffusion length of MOSFETs when considering the STI stress. The longer diffusion
length tends to make the power lower. On the other hand, the power to drive the latch is associated with the
parasitic capacitance at the output of the pre-amplifier, so shorter diffusion is preferable. To cope with the tradeoff,
we provide the energy model of the comparator based on the geometric programming. In the HSPICE simulation
with the STI BSIM model, we reveal that the impact of STI stress on the energy becomes significant especially in
low power designs. |
キーワード |
(和) |
低電力設計 / コンパレータ回路 / 、エネルギーモデル / STI / Geometric Programming / / / |
(英) |
Lower power design / Comparator / Energy model / STI / Geometric Programming / / / |
文献情報 |
信学技報, vol. 112, no. 71, VLD2012-8, pp. 43-48, 2012年5月. |
資料番号 |
VLD2012-8 |
発行日 |
2012-05-23 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2012-8 |