お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-05-31 11:20
誤差を有するシステムのシミュレーション結果に対する統計的解析とそのハードウェアによる高速化
大島浩資小野翔平松本剛史藤田昌宏東大VLD2012-10
抄録 (和) 変数値に誤差を有するシステムの解析手法として,統計的モデル検査を利用することができる.統計的モデル検査においてはシミュレーションが繰り返し実行され,その結果に対してプロパティチェックを行うが,プロパティに含まれる変数の数や扱う時間の範囲が大きければ,検査にかかる時間は長くなる.本稿では,統計的モデル検
査の高速化を目的として,BLTL 式のプロパティチェッカをFPGA 上に実装する手法を提案する.FPGA 上に実装されたプロパティチェッカを利用し,津波シミュレーションプログラムを例題として統計的モデル検査を行ったところ,ソフトウェアのみによる実行と比較して実行時間が約30 倍短縮された. 
(英) Statistical model checking is a method to analyze systems where variables have some uncertainty. It can be used to check some desired properties are satisfied with some specified probability under such uncertainty. In statistical model checking, the system needs to be simulated and checked for properties, repeatedly. The property checking takes a long time if a property includes many variables and/or a long time range. In this paper, we propose a hardware implementation of BLTL property checkers to accelerate the property checking process. Through the experimental results on Tsunami simulation, we show that the total execution time of statistical model checking can be shorten 30 times compared to a software implementation, by implementing our proposed BLTL property checkers on FPGA.
キーワード (和) 統計的モデル検査 / 有界線形時相論理 / FPGA / シミュレーション / / / /  
(英) statistical model checking / bounded linear temporal logic / FPGA / simulation / / / /  
文献情報 信学技報, vol. 112, no. 71, VLD2012-10, pp. 55-60, 2012年5月.
資料番号 VLD2012-10 
発行日 2012-05-23 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2012-10

研究会情報
研究会 IPSJ-SLDM VLD  
開催期間 2012-05-30 - 2012-05-31 
開催地(和) 北九州国際会議場 
開催地(英) Kitakyushu International Conference Center 
テーマ(和) システム設計および一般 
テーマ(英) System Design, etc. 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2012-05-SLDM-VLD 
本文の言語 日本語 
タイトル(和) 誤差を有するシステムのシミュレーション結果に対する統計的解析とそのハードウェアによる高速化 
サブタイトル(和)  
タイトル(英) Statistical Analysis and its Hardware Implementation on Simulation Results of Systems with Uncertain Inputs 
サブタイトル(英)  
キーワード(1)(和/英) 統計的モデル検査 / statistical model checking  
キーワード(2)(和/英) 有界線形時相論理 / bounded linear temporal logic  
キーワード(3)(和/英) FPGA / FPGA  
キーワード(4)(和/英) シミュレーション / simulation  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 大島 浩資 / Kosuke Oshima / オオシマ コウスケ
第1著者 所属(和/英) 東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo)
第2著者 氏名(和/英/ヨミ) 小野 翔平 / Shohei Ono / オノ ショウヘイ
第2著者 所属(和/英) 東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo)
第3著者 氏名(和/英/ヨミ) 松本 剛史 / Takeshi Matsumoto / マツモト タケシ
第3著者 所属(和/英) 東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo)
第4著者 氏名(和/英/ヨミ) 藤田 昌宏 / Masahiro Fujita / フジタ マサヒロ
第4著者 所属(和/英) 東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-05-31 11:20:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2012-10 
巻番号(vol) vol.112 
号番号(no) no.71 
ページ範囲 pp.55-60 
ページ数
発行日 2012-05-23 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会