講演抄録/キーワード |
講演名 |
2012-05-30 15:20
状態遷移の解析に基づく磁気フリップフロップ書き込み制御手法 ○岡田直也(早大)・中村祐一(NEC)・木村晋二(早大) VLD2012-3 |
抄録 |
(和) |
本稿では,不揮発性磁気フリップフロップ(MFF)に対する書き込み制御手法を提案する.MFFにより,LSIの論理回路部分の待機電力をゼロにできるとともに,待機状態からの高速な復帰が可能になる.しかし,MFFには書き込み時のエネルギーが従来のDFFに比べて約10倍大きいという問題がある.このため,MFFへの不要な書き込み動作を削減することが望ましい.順序回路の状態遷移において,回路の出力と次状態がある現状態変数に依存しない場合,その状態変数に対応するフリップフロップへの書き込みは必要ない.このような書き込み動作を判定する論理演算手法を考案し,提案手法を実現する制御回路を構築した.提案手法はフリップフロップの現在の値と次の値のEXORによって書き込みを削減する従来のクロックゲーティング手法と組み合わせることが可能である.実験の結果,提案手法を従来の手法に組み合わせると,従来の手法を単独で使用する場合に比べて1.9% ~ 4.8% の面積オーバーヘッドで,最大15.3%の電力を削減できることが確認できた. |
(英) |
In this manuscript, we propose a write control method for nonvolatile MFF(Magnetic Flip--Flop). MFF enables leakage power reduction in the logic circuits and quick return from standby mode. However, it consumes about 10 times power as large as conventional DFF during the write operation. So, it is desirable to reduce redundant write operations. We focus on the state transition of sequential circuit to detect them. If the next state and outputs do not depend on some current bit, the bit is redundant and unnecessary to write. We propose a method to detect such bits. Our method can be combined with a reduction method based on the EXOR of the current value and the new value. When applying combined method to several benchmark circuits, up to 15.3 % power reduction can be achieved with the area over head of 1.9% $\sim$ 4.8% compared with only the EXOR based method. |
キーワード |
(和) |
磁気フリップフロップ / クロックゲーティング / 状態遷移 / / / / / |
(英) |
Magnetic flip-flop / Clock gating / State transition / / / / / |
文献情報 |
信学技報, vol. 112, no. 71, VLD2012-3, pp. 13-18, 2012年5月. |
資料番号 |
VLD2012-3 |
発行日 |
2012-05-23 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2012-3 |
研究会情報 |
研究会 |
IPSJ-SLDM VLD |
開催期間 |
2012-05-30 - 2012-05-31 |
開催地(和) |
北九州国際会議場 |
開催地(英) |
Kitakyushu International Conference Center |
テーマ(和) |
システム設計および一般 |
テーマ(英) |
System Design, etc. |
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2012-05-SLDM-VLD |
本文の言語 |
日本語 |
タイトル(和) |
状態遷移の解析に基づく磁気フリップフロップ書き込み制御手法 |
サブタイトル(和) |
|
タイトル(英) |
Write Control Method Based on State Transition for Magnetic Flip-Flop |
サブタイトル(英) |
|
キーワード(1)(和/英) |
磁気フリップフロップ / Magnetic flip-flop |
キーワード(2)(和/英) |
クロックゲーティング / Clock gating |
キーワード(3)(和/英) |
状態遷移 / State transition |
キーワード(4)(和/英) |
/ |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
岡田 直也 / Naoya Okada / オカダ ナオヤ |
第1著者 所属(和/英) |
早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.) |
第2著者 氏名(和/英/ヨミ) |
中村 祐一 / Yuichi Nakamura / ナカムラ ユウイチ |
第2著者 所属(和/英) |
日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC) |
第3著者 氏名(和/英/ヨミ) |
木村 晋二 / Shinji Kimura / キムラ シンジ |
第3著者 所属(和/英) |
早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2012-05-30 15:20:00 |
発表時間 |
25分 |
申込先研究会 |
VLD |
資料番号 |
VLD2012-3 |
巻番号(vol) |
vol.112 |
号番号(no) |
no.71 |
ページ範囲 |
pp.13-18 |
ページ数 |
6 |
発行日 |
2012-05-23 (VLD) |