お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-04-24 16:05
SRAMセルを用いたLow書込みによるチップID生成手法
奥村俊介吉本秀輔川口 博神戸大)・吉本雅彦神戸大/JSTICD2012-18 エレソ技報アーカイブへのリンク:ICD2012-18
抄録 (和) 本稿ではSRAMセル内におけるしきい値電圧のばらつきを利用したチップID生成手法を提案する.提案手法は両ビット線をLowとした状態での書込みによってチップIDを生成する.生成されるIDはロードトランジスタのしきい値電圧差によってメモリセル固有の値を記録する.また,従来の電源昇圧によるチップID手法と比較し,メモリセル電源線の放電量を削減したことからID生成時の消費電力を42.6%削減した.65nmプロセスで試作を行い384セットの128ビットチップIDを取得した.実測結果から,提案手法による128bitのIDを用いて誤認識率4.45×10-19が実現可能であることを確認した.また,提案回路による面積オーバーヘッドは1.63%となる. 
(英) We propose a chip identification (ID) generating scheme with random variation of transistor characteristics in SRAM bitcells. In the proposed scheme, a unique fingerprint is generated by grounding both bitlines in write operation. The generated fingerprint mainly reflects threshold voltages of load transistors in the bitcells. We fabricated test chips in a 65-nm process and obtained 384 sets of unique 128-bit fingerprints from 12 chips, which were evaluated in this paper. The fail rate of the ID was found to be 4.45 × 10-19 at a nominal supply voltage of 1.2 V and at room temperature. This scheme can be implemented for existing SRAMs through minor modifications. It has high speed, and is implemented in a very small area overhead.
キーワード (和) SRAM / チップID / PUF / / / / /  
(英) SRAM / Chip ID / PUF / / / / /  
文献情報 信学技報, vol. 112, no. 15, ICD2012-18, pp. 97-102, 2012年4月.
資料番号 ICD2012-18 
発行日 2012-04-16 (ICD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ICD2012-18 エレソ技報アーカイブへのリンク:ICD2012-18

研究会情報
研究会 ICD  
開催期間 2012-04-23 - 2012-04-24 
開催地(和) つなぎ温泉清温荘(岩手県) 
開催地(英) Seion-so, Tsunagi Hot Spring (Iwate) 
テーマ(和) メモリ(DRAM、SRAM、フラッシュ、新規メモリ)技術 
テーマ(英) Memory Device Technologies 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2012-04-ICD 
本文の言語 日本語 
タイトル(和) SRAMセルを用いたLow書込みによるチップID生成手法 
サブタイトル(和)  
タイトル(英) A 128-bit Chip Identification Generating Scheme Exploiting SRAM Bitcells with Failure Rate of 4.45X 10-19 
サブタイトル(英)  
キーワード(1)(和/英) SRAM / SRAM  
キーワード(2)(和/英) チップID / Chip ID  
キーワード(3)(和/英) PUF / PUF  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 奥村 俊介 / Shunsuke Okumura / オクムラ シュンスケ
第1著者 所属(和/英) 神戸大学 (略称: 神戸大)
Kobe University (略称: Kobe Univ.)
第2著者 氏名(和/英/ヨミ) 吉本 秀輔 / Shusuke Yoshimoto / ヨシモト シュウスケ
第2著者 所属(和/英) 神戸大学 (略称: 神戸大)
Kobe University (略称: Kobe Univ.)
第3著者 氏名(和/英/ヨミ) 川口 博 / Hiroshi Kawaguchi / カワグ チヒロシ
第3著者 所属(和/英) 神戸大学 (略称: 神戸大)
Kobe University (略称: Kobe Univ.)
第4著者 氏名(和/英/ヨミ) 吉本 雅彦 / Masahiko Yoshimoto / ヨシモト マサヒコ
第4著者 所属(和/英) 神戸大学/独立行政法人科学技術振興機構 (略称: 神戸大/JST)
Kobe University, JST CREST (略称: Kobe Univ., JST CREST)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-04-24 16:05:00 
発表時間 25分 
申込先研究会 ICD 
資料番号 ICD2012-18 
巻番号(vol) vol.112 
号番号(no) no.15 
ページ範囲 pp.97-102 
ページ数
発行日 2012-04-16 (ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会