お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-03-07 13:20
動的リコンフィギャラブルプロセッサにおける記憶回路の低消費電力化とDVFS手法の検討
早川勇輝宇佐美公良芝浦工大VLD2011-138
抄録 (和) 本稿では、動的リコンフィギャラブルプロセッサの消費エネルギーを削減するDVFS (Dynamically Voltage and Frequency Scaling) 手法について述べる。このプロセッサの動作はコンテキスト書込み期間と演算実行期間に分けられ、このコンテキストによってプロセッサの動作を決定する。本研究では、このコンテキストを保持する記憶回路を設計し、DVFS手法を一部の演算回路と記憶回路に適用する。そのために必要な機構を搭載したプロセッサに対して電源電圧および動作周波数の制御方法を提案した。その結果、3種類のベンチマークアプリケーションを用いた場合に対して、電源切替回数を減らすことができ、さらに消費エネルギーをコンテキスト書込み期間で最大約49%、演算実行期間で最大約46%削減できることが分かった。 
(英) This paper describes a DVFS technique to reduce energy dissipation of Dynamically Reconfigurable Processors(DRP). DRP’s behaviors are categorized into Contexts Writing mode and Executing mode, and the operation is decided by contexts. In this study, we designed memory circuits in which contexts are written, and applied this technique to a part of operation circuit and memory circuit in this processor. Then we propose a method that controls V_DD and frequency to this processor which has a system which is necessary in order to apply this technique. As a result, it has been shown that it can decrease the number of V_DD switching, and it can reduce approximately 49% at the maximum in Contexts Writing mode and approximately 46% at the maximum in Executing mode energy dissipation when benchmark application of three types is used.
キーワード (和) 動的リコンフィギャラブルプロセッサ / 低消費電力化 / DVFS / SRAM / / / /  
(英) Dynamically Reconfigurable Processor / Low Power Technique / DVFS / SRAM / / / /  
文献情報 信学技報, vol. 111, no. 450, VLD2011-138, pp. 109-114, 2012年3月.
資料番号 VLD2011-138 
発行日 2012-02-28 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2011-138

研究会情報
研究会 VLD  
開催期間 2012-03-06 - 2012-03-07 
開催地(和) ビーコンプラザ 
開催地(英) B-con Plaza 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Methodologies for System-on-a-chip 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2012-03-VLD 
本文の言語 日本語 
タイトル(和) 動的リコンフィギャラブルプロセッサにおける記憶回路の低消費電力化とDVFS手法の検討 
サブタイトル(和)  
タイトル(英) Power reduction of memory circuit and DVFS technique in Dynamic Reconfigurable Processor 
サブタイトル(英)  
キーワード(1)(和/英) 動的リコンフィギャラブルプロセッサ / Dynamically Reconfigurable Processor  
キーワード(2)(和/英) 低消費電力化 / Low Power Technique  
キーワード(3)(和/英) DVFS / DVFS  
キーワード(4)(和/英) SRAM / SRAM  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 早川 勇輝 / Yuki Hayakawa / ハヤカワ ユウキ
第1著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: Shibaura Institute of Tech.)
第2著者 氏名(和/英/ヨミ) 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ
第2著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: Shibaura Institute of Tech.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-03-07 13:20:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2011-138 
巻番号(vol) vol.111 
号番号(no) no.450 
ページ範囲 pp.109-114 
ページ数
発行日 2012-02-28 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会