お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-03-06 15:30
高位合成における潜在的並列性を利用した投機実行に基づくCDFG変換
大野真司名大)・高木一義高木直史京大VLD2011-129
抄録 (和) 近年,回路の設計生産性危機の問題に対応するために,従来より高い抽象度をもった高位言語を用いて回路を記述する,高位設計の手法が注目されてきている.高位言語の記述から従来のRTL記述に変換する手法を高位合成と呼ぶ.本報告では,従来手法では発見できなかった潜在的な並列性を利用した,投機実行に基づくコントロールデータフローグラフ(CDFG)の変換手法を2種類提案する.
提案手法をそれぞれベンチマーク回路に対して適用した結果,合成回路の実行時間を既存手法のみの場合と比較して短縮することが出来,各手法の有効性を確認できた.故に,動作合成において高性能な回路を生成するには,本論文で提案したような,潜在的な並列性を利用したCDFG変換が有用であると言える. 
(英) In recent years, circuit design in languages with higher abstraction level has been widely noticed to address the problem of design productivity crisis. The process transforming these high-level descriptions to conventional RTL description is called high-level synthesis. In this report, we propose two contro-data-flow graph (CDFG) transforming methods based on speculation exploiting implicit parallelism
which conventional methods could not find.
We applied these two proposed method to benchmark circuit descriptions, and obtained results that proposed methods can shorten executing time of the synthesized circuit. From those results, we confirmed that our methods are effective. Therefore, we can conclude that exploiting the implicit parallelism is useful for behavioral synthesis to generate high-performance circuits.
キーワード (和) 高位合成 / 投機実行 / コントロールデータフローグラフ / 並列化 / / / /  
(英) high-level synthesis / speculation / control-data-flow graph / parallelization / / / /  
文献情報 信学技報, vol. 111, no. 450, VLD2011-129, pp. 55-60, 2012年3月.
資料番号 VLD2011-129 
発行日 2012-02-28 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2011-129

研究会情報
研究会 VLD  
開催期間 2012-03-06 - 2012-03-07 
開催地(和) ビーコンプラザ 
開催地(英) B-con Plaza 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Methodologies for System-on-a-chip 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2012-03-VLD 
本文の言語 日本語 
タイトル(和) 高位合成における潜在的並列性を利用した投機実行に基づくCDFG変換 
サブタイトル(和)  
タイトル(英) CDFG Transformation Based on Speculation Exploiting Implicit Parallelism in Behavioral Synthesis 
サブタイトル(英)  
キーワード(1)(和/英) 高位合成 / high-level synthesis  
キーワード(2)(和/英) 投機実行 / speculation  
キーワード(3)(和/英) コントロールデータフローグラフ / control-data-flow graph  
キーワード(4)(和/英) 並列化 / parallelization  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 大野 真司 / Shinji Ohno / オオノ シンジ
第1著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第2著者 氏名(和/英/ヨミ) 高木 一義 / Kazuyoshi Takagi / タカギ カズヨシ
第2著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ.)
第3著者 氏名(和/英/ヨミ) 高木 直史 / Naofumi Takagi / タカギ ナオフミ
第3著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-03-06 15:30:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2011-129 
巻番号(vol) vol.111 
号番号(no) no.450 
ページ範囲 pp.55-60 
ページ数
発行日 2012-02-28 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会