お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年7月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-01-26 09:25
ソフトウェアと再リンク可能なハードウェアの高位合成
織野真琴石浦菜岐佐関西学院大)・冨山宏之立命館大)・高島史明関西学院大)・神原弘之京都高度技研VLD2011-107 CPSY2011-70 RECONF2011-66
抄録 (和) 本稿では, 高位合成を利用したハードウェア/ソフトウェア協調設計において, ソフトウェアと再リンク可能なハードウェアの合成手法を提案する. 近年, 機械語やアセンブリコードを中間表現として用いる高位合成において, ソフトウェアの一部を高位合成でハードウェア化することにより, ソフトウェアとハードウェアからなるシステムを合成する手法が研究されている. しかしこの手法では, ソフトウェアに変更があった場合, ハードウェアとソフトウェアが共有する変数のアドレスが変わるため, ハードウェアの再合成が必要となったり, 生成したハードウェアが他のソフトウェアとリンクすることができないという問題があった. そこで本稿では, ソフトウェアの変更に依存しないハードウェアを合成する手法を提案する. これはリンク前コードからの高位合成において, ハードウェアとソフトウェアが共有する変数のアドレス情報を表形式にしてソフトウェアから渡す枠組みを追加することにより実現する. このアドレス表の生成および読み出しはソースコード変換により追加できる. RTL シミュレータを用いて実験を行った結果, 合成されたハードウェアは, 初期化のために数十サイクルを要するが, ソフトウェア側でグローバル変数のアドレスが変わっても再合成することなく動作し, 別のソフトウェアともリンクして動作することが確認できた. 
(英) This article presents a method of synthesizing {\em relinkable} hardware for hardware/software codesign utilizing high-level synthesis.
Recent development of high-level synthesis through binary codes or assembly codes has enabled synthesis of functions in software programs into hardware modules callable from the software.
In this scheme, however, hardware description is susceptible to the changes on the software, especially the changes on the addresses of the variables shared by software and hardware, so that the small changes on the software will lead to resynthesis of hardware or the hardware can not be linked with the other software programs.
To solve this problem, we propose a method of synthesizing hardware which is less sensitive to the software changes and thus linkable to modified or different software programs without resynthesis.
This is realized by synthesizing hardware from unlinked codes instead of linked codes, and a table of the addresses of the shared variables is passed from the software to the hardware.
Since the task of creating and passing the address table is added by source code modification, little modification is needed on the synthesis system.
We synthesized hardware modules according to the proposed method to confirm they are immune to the changes on the software part, and the hardware modules are linkable to different main programs, though extra cycles to pass the address tables are needed during initialization of the hardware modules.
キーワード (和) 高位合成 / ハードウェア/ソフトウェア協調設計 / 再リンク可能ハードウェア / ACAP / / / /  
(英) High-Level Synthesis / hardware/software codesign / relinkable hardware / ACAP / / / /  
文献情報 信学技報, vol. 111, no. 397, VLD2011-107, pp. 95-100, 2012年1月.
資料番号 VLD2011-107 
発行日 2012-01-18 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2011-107 CPSY2011-70 RECONF2011-66

研究会情報
研究会 VLD CPSY RECONF IPSJ-SLDM  
開催期間 2012-01-25 - 2012-01-26 
開催地(和) 慶応義塾大学 日吉キャンパス 
開催地(英) Hiyoshi Campus, Keio University 
テーマ(和) 「FPGA応用および一般」 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2012-01-VLD-CPSY-RECONF-SLDM 
本文の言語 日本語 
タイトル(和) ソフトウェアと再リンク可能なハードウェアの高位合成 
サブタイトル(和)  
タイトル(英) High-Level Synthesis of Hardware Relinkable to Software 
サブタイトル(英)  
キーワード(1)(和/英) 高位合成 / High-Level Synthesis  
キーワード(2)(和/英) ハードウェア/ソフトウェア協調設計 / hardware/software codesign  
キーワード(3)(和/英) 再リンク可能ハードウェア / relinkable hardware  
キーワード(4)(和/英) ACAP / ACAP  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 織野 真琴 / Makoto Orino / オリノ マコト
第1著者 所属(和/英) 関西学院大学 (略称: 関西学院大)
Kwansei Gakuin University (略称: Kwansei Gakuin Univ.)
第2著者 氏名(和/英/ヨミ) 石浦 菜岐佐 / Nagisa Ishiura / イシウラ ナギサ
第2著者 所属(和/英) 関西学院大学 (略称: 関西学院大)
Kwansei Gakuin University (略称: Kwansei Gakuin Univ.)
第3著者 氏名(和/英/ヨミ) 冨山 宏之 / Hiroyuki Tomiyama / トミヤマ ヒロユキ
第3著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第4著者 氏名(和/英/ヨミ) 高島 史明 / Fumiaki Takashima / タカシマ フミアキ
第4著者 所属(和/英) 関西学院大学 (略称: 関西学院大)
Kwansei Gakuin University (略称: Kwansei Gakuin Univ.)
第5著者 氏名(和/英/ヨミ) 神原 弘之 / Hiroyuki Kanbara / カンバラ ヒロユキ
第5著者 所属(和/英) 京都高度技術研究所 (略称: 京都高度技研)
Advanced Scientific Technology & Management Research Institute of KYOTO (略称: ASTEM RI/KYOTO)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2012-01-26 09:25:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2011-107,IEICE-CPSY2011-70,IEICE-RECONF2011-66 
巻番号(vol) IEICE-111 
号番号(no) no.397(VLD), no.398(CPSY), no.399(RECONF) 
ページ範囲 pp.95-100 
ページ数 IEICE-6 
発行日 IEICE-VLD-2012-01-18,IEICE-CPSY-2012-01-18,IEICE-RECONF-2012-01-18 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会