講演抄録/キーワード |
講演名 |
2011-12-15 16:10
[ポスター講演]位相同期回路間における干渉ノイズのシミュレーション解析 ○丸橋 賢・水野順貴・吉村 勉・岩出秀平・牧野博之(阪工大)・松田吉雄(金沢大) ICD2011-110 エレソ技報アーカイブへのリンク:ICD2011-110 |
抄録 |
(和) |
集積回路の1チップ上に複数のPLL回路を設計した際,PLL回路間には干渉ノイズが発生する.そこで複数のPLL回路が干渉するシミュレーションモデルを構築し,干渉ノイズがどのように動作に影響を及ぼすかを検証する.またこの結果をふまえて,PLL回路の低ノイズ化設計についての検討を行う. |
(英) |
When the multiple PLL circuits are laid out on a single IC chip, the influence of the interference between PLL circuits becomes a critical issue. In order to evaluate the interference noise, we construct a simulation model which consists of the multiple PLL circuits connected each other via substrate, and analyze the phase noise performance by simulation. |
キーワード |
(和) |
PLL回路(位相同期回路) / VCO(電圧制御発振器) / 干渉ノイズ / インパルス感度関数 / / / / |
(英) |
Phase-looked loop circuit (PLL circuit) / Voltage-controlled oscillator (VCO) / Interference Noise / Impulse Sensitivity Function (ISF) / / / / |
文献情報 |
信学技報, vol. 111, no. 352, ICD2011-110, pp. 57-58, 2011年12月. |
資料番号 |
ICD2011-110 |
発行日 |
2011-12-08 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2011-110 エレソ技報アーカイブへのリンク:ICD2011-110 |