講演抄録/キーワード |
講演名 |
2011-12-15 16:10
[ポスター講演]微細CMOSテクノロジによる広帯域低雑音増幅器の設計 ○ベン パトリック(東北大)・加保貴奈(NTT)・桝井昇一(東北大) ICD2011-105 エレソ技報アーカイブへのリンク:ICD2011-105 |
抄録 |
(和) |
ユビキタス社会の広がりとともに、多種多様な無線通信システムの利用が増えてきており、様々な周波数帯に対応できる統合無線プラットフォームの実現が望まれている。本報告では、このような将来無線システムに対応する広帯域な低雑音増幅器(LNA)を検討した。提案するLNAは多段構成を用いる事によって、雑音指数(NF)、利得(Gain)、線形性(Linearity)や入力マッチングを独立に制御することが可能である。またInductor-lessの回路トポロジを採用することにより小型化の実現を図った。
本LNAはCMOS 65 nm プロセスを用いて設計を行い、0.3~2.5 GHz間の広帯域な周波数帯域において、利得17.5dB、NF 3.3 dB以下、IIP3 8.4 dB以上、入力側リターンロス(S11)-8 dB以下、1.2 V電圧で消費電力は25 mWと良好な設計結果を得た。またInductor-lessにすることにより、チップ面積は0.15 mm2 と小型化を実現した。 |
(英) |
One of the most recent challenges in wireless communications is the trend towards integration of multi-standard radio. These radios require multiple low noise amplifiers (LNAs), or an LNA that cover multiple frequency bands which the design is a very challenging task. Traditionally, in inductive source degeneration topology, the LNA requires two inductors in the single-ended design which occupy a relatively large portion of area.
This work presents an inductor-less LNA design for wideband receivers with the covering frequencies of 0.3 to 2 GHz using 65-nm CMOS technology. Simulation results show that the voltage gain reaches 17.5 dB in-band. The minimum IIP3 is 8.4 dBm and the noise figure (NF) is below 3.30 dB over the band of interest. Input matching is better than -8 dB and the LNA consume 25.0 mW at 1.2 V supply voltage. |
キーワード |
(和) |
LNA / ソフトウェア無線 / 微細CMOS / / / / / |
(英) |
LNA / Software Defined Radio / Scaled CMOS / / / / / |
文献情報 |
信学技報, vol. 111, no. 352, ICD2011-105, pp. 29-34, 2011年12月. |
資料番号 |
ICD2011-105 |
発行日 |
2011-12-08 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2011-105 エレソ技報アーカイブへのリンク:ICD2011-105 |