お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2011-11-29 09:50
BASTにおけるテストデータ量を削減するためのスキャンチェインの接続法
陳 贇細川利典日大)・吉村正義九大VLD2011-73 DC2011-49
抄録 (和) LSIのテスト品質を維持しながら,テストデータ量を大幅に削減する手法の一つとして,組込み自己テストと自動テスト生成を組み合わせたテスト手法であるBAST法が提案されている.BASTアーキテクチャにおいて,疑似ランダムパターン発生器で生成された疑似ランダムパターンを決定的パターンに変換するためにビット反転を用いている.テストデータ量やテスト実行時間を削減するためには,ビット反転数を削減する必要がある.本論文では,疑似ランダムパターンのビット反転数を削減するために,各FF間の接続を決定するスキャンチェインの接続法を提案する.ランダムパターンレジスタンス故障集合に対するドントケア抽出とマッチングの後処理としてスキャンチェイン接続法を用いた場合の反転ビット数の削減率をITC’99ベンチマーク回路に対して評価する. 
(英) BAST is one of techniques which are combined ATPG and BIST to reduce the amount of test data while maintaining the high test quality. On BAST architecture, a bit-flipping technique is used to convert pseudo-random patterns to deterministic patterns. In order to reduce test data volume and test application time, it is necessary to reduce the number of bit-flippings. In this paper, we propose a scan chain construction method which determines connection forms between scan FFs to reduce the number of bit-flippings in pseudo-random patterns. A scan chain construction method is used as the post-processing of a don’t care identification for a random-pattern-resistant fault set and a matching. The reduction ratios of bit-flipping are evaluated for ITC’99 benchmark circuits.
キーワード (和) BASTアーキテクチャ / ドントケア抽出 / 反転数削減 / スキャンチェイン構成 / / / /  
(英) BAST architecture / don’t care Identification / bit-flipping reduction / scan chain construction / / / /  
文献情報 信学技報, vol. 111, no. 325, DC2011-49, pp. 127-132, 2011年11月.
資料番号 DC2011-49 
発行日 2011-11-21 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2011-73 DC2011-49

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2011-11-28 - 2011-11-30 
開催地(和) ニューウェルシティ宮崎 
開催地(英) NewWelCity Miyazaki 
テーマ(和) デザインガイア2011 -VLSI設計の新しい大地― 
テーマ(英) Design Gaia 2010 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2011-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) BASTにおけるテストデータ量を削減するためのスキャンチェインの接続法 
サブタイトル(和)  
タイトル(英) A Scan Chain Construction Method to Reduce Test Data Volume on BAST 
サブタイトル(英)  
キーワード(1)(和/英) BASTアーキテクチャ / BAST architecture  
キーワード(2)(和/英) ドントケア抽出 / don’t care Identification  
キーワード(3)(和/英) 反転数削減 / bit-flipping reduction  
キーワード(4)(和/英) スキャンチェイン構成 / scan chain construction  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 陳 贇 / Yun Chen / チン イン
第1著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第2著者 氏名(和/英/ヨミ) 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ
第2著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第3著者 氏名(和/英/ヨミ) 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ
第3著者 所属(和/英) 九州大学 (略称: 九大)
Kyushu University (略称: Kyushu Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2011-11-29 09:50:00 
発表時間 25分 
申込先研究会 DC 
資料番号 VLD2011-73, DC2011-49 
巻番号(vol) vol.111 
号番号(no) no.324(VLD), no.325(DC) 
ページ範囲 pp.127-132 
ページ数
発行日 2011-11-21 (VLD, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会