講演抄録/キーワード |
講演名 |
2011-11-29 09:00
システムレベル通信モデルにおけるFIFOベース通信チャネルの効率化機構と自動合成 ○湊 雅登・安藤友樹・柴田誠也(名大)・木下智雄(ソリトンシステムズ)・本田晋也・高田広章(名大) VLD2011-67 DC2011-43 |
抄録 |
(和) |
既存のシステムレベル設計ツールSystemBuilderで定義されるデータ通信モデルにおいて,FIFOベースの通信チャネルを対象とした通信の効率化機構の自動合成を提案する.本手法では,設計者が上位記述に通信のオプションを加えることで,通信実装に効率化機構を自動で生成し,通信の高速化と省メモリが実現できる.評価実験として,データの読み手と書き手の起動間隔に差がある事例を取り上げ,提案手法の有効性を示す. |
(英) |
This paper presents efficient data fetch mechanism for the FIFO-based implementation generated by SystemBuilder, a system level design environment. This mechanism achieves speeding up the communication and saving memory cost, and automatically synthesized from the high level communication description with an option. The case study which the data writer and data reader have different active interval shows the efficiency of our method. |
キーワード |
(和) |
システムレベル設計 / DMA / データプリフェッチ / / / / / |
(英) |
system-level design / DMA / data prefetch / / / / / |
文献情報 |
信学技報, vol. 111, no. 324, VLD2011-67, pp. 91-96, 2011年11月. |
資料番号 |
VLD2011-67 |
発行日 |
2011-11-21 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2011-67 DC2011-43 |