講演抄録/キーワード |
講演名 |
2011-10-27 09:55
TEOSを原料とするCVD法によるSiO2/SiC MOS構造の作製 ○逸見充則・井口裕哉・酒井崇史・杉田暁彦・山上朋彦・林部林平・上村喜一(信州大) CPM2011-119 エレソ技報アーカイブへのリンク:CPM2011-119 |
抄録 |
(和) |
TEOSを使用した熱CVD法により、SiC表面に酸化膜を堆積させた。酸化膜堆積後、N$_2$雰囲気中でアニールを行い、さらにH$_2$中でアニールを行なった。SiC表面と堆積させた酸化膜の界面特性および酸化膜の欠陥を評価するために、MOSキャパシタを作製した。MOSキャパシタの界面準位密度はTEOS酸化膜にN$_2$アニールのみを行なった試料が最も低く、伝導帯端から0.2eVでD$_{it}$=1.5$\times$ 10$^{11}$cm$^{-2}$eV$^{-1}$となった。また、H$_2$アニールをすることで、酸化膜中の固定電荷を低減させることができた。TEOS酸化膜にアニール処理を行なうことでSiO$_2$/SiC界面の界面特性の向上や酸化膜の欠陥の減少が見込まれる。 |
(英) |
A oxide layer was deposited on a SiC surface by thermal chemical vapor deposition as a source material TEOS. After the deposition of the oxide layer , samples were annealed in N$_2$ atmosphere and H$_2$ atmosphere. The metal-oxide-semiconductor capacitor was formed to measure the interface properties between SiC surface and oxide layer and the properties of the defects in oxide layer. The lowest interface state density was obtained for the sample annealed N$_2$ atmosphere. The interface state density of those sample was 1.5$\times$ 10$^{11}$cm$^{-2}$eV$^{-1}$ at 0.2eV below the conduction band edge. The fixed oxide charge in oxide layer has been decreased by H$_2$ annealing. Annealed TEOS oxide layer will caused improvement of SiO$_2$/SiC interface properties and reduction of defects in oxide layer. |
キーワード |
(和) |
SiC / TEOS / MOS / 界面準位 / 固定電荷 / / / |
(英) |
SiC / TEOS / MOS / interface states / fixed oxide charge / / / |
文献情報 |
信学技報, vol. 111, no. 264, CPM2011-119, pp. 51-54, 2011年10月. |
資料番号 |
CPM2011-119 |
発行日 |
2011-10-19 (CPM) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPM2011-119 エレソ技報アーカイブへのリンク:CPM2011-119 |