| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-09-27 09:25 高速データバスに接続されたFPGAにおけるHWボトルネックを解消するための設計フレームワーク ○荒木光一・佐藤幸紀・井口 寧（北陸先端大）  RECONF2011-33 |
|
| 抄録 | （和） | PCI-Expressインターフェイスを搭載するリコンフィギャラブル・デバイスの登場などにより，CPUやメモリとリコンフィギャラブル・デバイス間のデータ転送速度が高くなった． しかしながら，ハードウェアの処理時間がデータ転送時間より長い場合，データ転送を一時停止させる必要がある． その結果，高速なデータ転送技術を用いても十分な性能を引き出すことができない． そこで，本稿ではデータ並列性をもつループを対象とし，高いデータ転送速度を維持してリコンフィギャラブル・デバイスでハードウェア処理を行うハードウェア構成を生成するフレームワークを提案する． 実装評価により，提案フレームワークから生成されたハードウェア構成は高いデータ転送速度でハードウェア処理を実現できることを示す． |
| （英） | As reconfigurable devices with a PCI-Express interface appear in the market, the data transfer speed between the reconfigurable devices and other units increases. However, if the Hardware execution time is longer than the data transfer time, the data transfer is suspended to wait the hardware execution. In this paper, we propose a novel framework for implementing hardware structure which can process a data parallel loop using an reconfigurable device without suspending the data transfer. As a result of performance evaluation, we show that hardware generated by the our framework performs well in terms of the hi-speed data transfer and the the hardware execution on an FPGA. |
|
| キーワード | （和） | PCI-Express / データ並列性 / データ転送 / / / / / |
| （英） | PCI-Express / Data Parallelism / Data Transfer / / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 218, RECONF2011-33, pp. 63-68, 2011年9月. | |
| 資料番号 | RECONF2011-33 | |
| 発行日 | 2011-09-19 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2011-33 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2011-09-26 - 2011-09-27 |
| 開催地（和） | 名古屋大学(NCES) |
| 開催地（英） | Nagoya Univ. |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2011-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 高速データバスに接続されたFPGAにおけるHWボトルネックを解消するための設計フレームワーク |
| サブタイトル（和） | |
| タイトル（英） | A Design Framework for relieving a HW Bottleneck FPGAs Connected with a High-Speed Data Bus |
| サブタイトル（英） | |
| キーワード(1)（和/英） | PCI-Express / PCI-Express |
| キーワード(2)（和/英） | データ並列性 / Data Parallelism |
| キーワード(3)（和/英） | データ転送 / Data Transfer |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 荒木 光一 / Koichi Araki / アラキ コウイチ |
| 第1著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 第2著者 氏名（和/英/ヨミ） | 佐藤 幸紀 / Yukinori Sato / サトウ ユキノリ |
| 第2著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 第3著者 氏名（和/英/ヨミ） | 井口 寧 / Yasushi Inoguchi / イノグチ ヤスシ |
| 第3著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-09-27 09:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2011-33 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.218 |
| ページ範囲 | pp.63-68 |
| ページ数 | 6 |
| 発行日 | 2011-09-19 (RECONF) |
[研究会発表申込システムのトップページに戻る]