講演抄録/キーワード |
講演名 |
2011-09-26 10:45
低電力アクセラレータCMA-1におけるウェーブパイプラインの適用 ○小崎信明・安田好宏・斉藤貴樹・池淵大輔・木村優之・天野英晴(慶大)・中村 宏(東大)・宇佐美公良(芝浦工大)・並木美太郎(東京農工大)・近藤正章(電通大) RECONF2011-22 |
抄録 |
(和) |
CMA-1 はチップサイズ2.1mm×4.2mm で65nmCMOS プロセスで製造され、レジスタを持たないデータ幅24 ビットのPE を8×8 の64 個もつ組合せ回路で構成されるPE アレイと、データアクセスを制御するマイクロコントローラを持つ。これに大域的クロックゲーティングやDVFS を適応することで低電力で動作させることが可能である。今回このCMA にウェーブパイプラインを適用したときの電力性能の改善について報告する。PE アレイへの供給電圧を下げたときに増加する遅延時間を利用して、マイクロコントローラの制御によりPE アレイにウェーブパイプラインを適用する。これにより、PE アレイへの供給電圧を下げたときの、電力性能の下降を緩やかにした。 |
(英) |
CMA(Cool Mega-Array)-1 is a prototype media accelerator consisting of a large PE array which includes 24bit 8 × 8 PEs without registers and a small micro-controller for data memory access. By reducing the overhead of clock tree and the using the benefit of voltage scaling, high degree of energy efficiency is achieved. A chip fabricated in 2.1mm × 4.2mm 65 nm CMOS and programming environment are available. Here, techniques on applying wavepipelining to CMA-1 are proposed and evaluated with a real chip. This technique achieved by controlling micro controller and suppresses the decrease of performance caused by lower the supply voltage for PE array. |
キーワード |
(和) |
リコンフィギャラブルシステム / 低電力デザイン / 65nmCMOS / 実チップ評価 / / / / |
(英) |
Reconfigurable System / Low Power Design / 65nmCMOS / Real Chip Evaluation / / / / |
文献情報 |
信学技報, vol. 111, no. 218, RECONF2011-22, pp. 1-6, 2011年9月. |
資料番号 |
RECONF2011-22 |
発行日 |
2011-09-19 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2011-22 |