講演抄録/キーワード |
講演名 |
2011-08-26 15:05
8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nmDP-SRAM ○石井雄一郎・藤原英弘・新居浩二(ルネサス エレクトロニクス)・千ヶ崎英夫・黒宮 修・佐伯 宰(ルネサスデザイン)・宮西篤史・木原雄治(ルネサス エレクトロニクス) SDM2011-92 ICD2011-60 エレソ技報アーカイブへのリンク:SDM2011-92 ICD2011-60 |
抄録 |
(和) |
8T デュアルポートSRAMセルのライトディスターブ状態での動作下限電圧を改善する回路手法を提案する.提案するアクティブビット線イコライズ手法はライトディスターブ状態でのデュアルポートSRAMセルの書き込みマージンを改善する.また提案手法はデュアルポートSRAMの両ポートが非同期動作しても適用することができる.28nmCMOSテクノロジを用いて,256kb容量のデュアルポートSRAMマクロを試作し,25℃の温度条件でライトアクセスタイム1.4nsおよび0.66Vでの動作を確認した.これは従来回路と比較してライトアクセスタイムで40%の高速化,120mVの動作下限電圧の改善となる. |
(英) |
We propose circuit techniques for an 8T dual-port (DP) SRAM to improve its minimum operating voltage (Vddmin). Active bitline equalizing technique improves the write margin whenever a write-disturb occurs. This technique is applicable for both synchronous and asynchronous clock frequencies between ports. We designed and fabricated a 256 kb DP-SRAM macro using 28-nm low-power CMOS technology and achieved low-voltage operation at 0.66 V and 1.4 ns write access time at 25°C, which are 120 mV lower and 40% faster than the conventional performance. |
キーワード |
(和) |
デュアルポート / エンベデッドSRAM / 8T / 28nm / ライトディスターブ / / / |
(英) |
dual-port / Embedded SRAM / 8T / 28nm / write disturb / / / |
文献情報 |
信学技報, vol. 111, no. 188, ICD2011-60, pp. 109-114, 2011年8月. |
資料番号 |
ICD2011-60 |
発行日 |
2011-08-18 (SDM, ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SDM2011-92 ICD2011-60 エレソ技報アーカイブへのリンク:SDM2011-92 ICD2011-60 |