講演抄録/キーワード |
講演名 |
2011-04-12 13:00
同時多重に発生する過渡故障に耐性を持つ順序回路の提案と評価 福本 聡・○今井健太・小日向秀雄・新井雅之(首都大東京) CPSY2011-1 DC2011-1 |
抄録 |
(和) |
著者らの研究グループが提案したレジスタ二重化による順序回路高信頼化手法の拡張について検討する.レジスタの三重化によって,過渡故障が同時多重に最大2クロック周期の長さまで継続しても自己回復可能な手法を提案する.この手法を小規模なプロセッサコアに適用し,実際に耐故障性を強化する例を示す.回路全体の面積オーバヘッドを評価し,想定した耐故障性を確認する. |
(英) |
This paper discusses the extension of highly reliable technique for sequential circuits using duplicate register which has been already presented by author's research group. A new approach by triplicate register enables the circuit to recover even in the case that simultaneous occurrence of multiple transient faults continues for 2 clock cycles. The concrete microprocessor for applying this technique is constructed to exhibit actually enhanced dependability. Overhead on circuit area is estimated and the fault tolerance under our assumptions is confirmed. |
キーワード |
(和) |
過渡故障 / 高信頼化順序回路 / 同時多重故障 / / / / / |
(英) |
transient fault / highly reliable sequential circuit / simultaneous multiple faults / / / / / |
文献情報 |
信学技報, vol. 111, no. 2, DC2011-1, pp. 1-4, 2011年4月. |
資料番号 |
DC2011-1 |
発行日 |
2011-04-05 (CPSY, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2011-1 DC2011-1 |