講演抄録/キーワード |
講演名 |
2011-02-14 13:45
高精度遅延テストのためのテストパターン生成法 ○堀 慧悟(奈良先端大)・米田友和・井上美智子・藤原秀雄(奈良先端大/JST) DC2010-64 |
抄録 |
(和) |
本研究では,システムクロックより速い複数のテストクロックを用いて,微小遅延を検出するテスト手法を提案する.半導体の製造プロセスの微細化に伴いNBTI,TDDB等の劣化が製品の信頼性に関わる重大な問題となっている.これらの劣化メカニズムは,微小な遅延値の増加を引き起こすため,微小な遅延値の増加の検出によりシステム障害を予測することが可能である.本稿では,微小遅延欠陥検出能力に関し2つの評価指標を考え,それぞれに対して,微小遅延欠陥検出能力の高いテストパターン集合の生成法を提案する.ベンチマーク回路を用いた実験では,提案法の微小遅延検出能力を評価する. |
(英) |
We propose a new faster-than-at-speed test method to detect small delay defects. As semiconductor technology is scaling down, transistor aging such as NBTI and TDDB becomes major concern on field reliability. Since these aging mechanisms manifest as gradual delay increase, it is possible to predict system failure by detecting small delay increase. In this paper, we consider two criterions on capability of small delay defect detection, and propose two test pattern generation method for both criterions, respectively. Experimental results demonstrate the effectiveness of the proposed method. |
キーワード |
(和) |
遅延テスト / テスト応答マスク / 微小遅延欠陥 / 劣化 / フィールドテスト / / / |
(英) |
Delay Test / Test Response Masking / Small Delay Defect / Aging / Field test / / / |
文献情報 |
信学技報, vol. 110, no. 413, DC2010-64, pp. 33-38, 2011年2月. |
資料番号 |
DC2010-64 |
発行日 |
2011-02-07 (DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
DC2010-64 |