電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2011-01-18 14:30
マルチアクセラレータ型動的再構成プロセッサの実装
猪狩修平北道淳司奥山祐市黒田研一会津大VLD2010-108 CPSY2010-63 RECONF2010-77
抄録 (和) 近年のSystem on a Chip(SoC)において,特定の機能に特化した多種の専用ハードウェアの搭載による実装面積や設計コストが増加している問題を,再構成デバイスを用いてシステムの動作中に構成を動的に変更することにより解決することが期待されている.本研究では,XILINX社の一部のFPGAに搭載されている動的部分再構成機能を用い,アクセラレータ型動的再構成プロセッサシステムを提案する.本稿では,複数のアクセラレータを複数の領域に部分再構成するプロセッサシステムを実装し,実装面積と再構成時間について評価した. 
(英) Recently, System on a Chip (SoC) has problems increasing of the scale of circuit and design cost, because SoC contains many types of application specific hardware modules. We expect that these problems can be solved by reconfigurable devices. In this paper, we propose dynamic reconfigurable processor architecture with multi-accelerators using Dynamic Partial Reconfiguration (DPR) technology which is implemented in some FPGAs provided by XILINX. The proposed processor system with multi-accelerator partially reconfigured on multi-regions is implemented and evaluated about circuit size and reconfiguration time.
キーワード (和) ハードウエアアクセラレータ / 再構成デバイス / 動的部分再構成 / / / / /  
(英) Hardware Accelerator / Reconfigurable Device / Dynamic Partial Reconfiguration / / / / /  
文献情報 信学技報, vol. 110, no. 362, RECONF2010-77, pp. 163-168, 2011年1月.
資料番号 RECONF2010-77 
発行日 2011-01-10 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2010-108 CPSY2010-63 RECONF2010-77

研究会情報
研究会 RECONF VLD CPSY IPSJ-SLDM  
開催期間 2011-01-17 - 2011-01-18 
開催地(和) 慶應義塾大学日吉キャンパス 
開催地(英) Keio Univ (Hiyoshi Campus) 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2011-01-RECONF-VLD-CPSY-SLDM 
本文の言語 日本語 
タイトル(和) マルチアクセラレータ型動的再構成プロセッサの実装 
サブタイトル(和)  
タイトル(英) Implementation of Dynamic Reconfigurable Processor with Multi-Accelerator 
サブタイトル(英)  
キーワード(1)(和/英) ハードウエアアクセラレータ / Hardware Accelerator  
キーワード(2)(和/英) 再構成デバイス / Reconfigurable Device  
キーワード(3)(和/英) 動的部分再構成 / Dynamic Partial Reconfiguration  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 猪狩 修平 / Shuhei Igari / イガリ シュウヘイ
第1著者 所属(和/英) 会津大学 (略称: 会津大)
University of Aizu (略称: Aizu Univ.)
第2著者 氏名(和/英/ヨミ) 北道 淳司 / Junji Kitamichi / キタミチ ジュンジ
第2著者 所属(和/英) 会津大学 (略称: 会津大)
University of Aizu (略称: Aizu Univ.)
第3著者 氏名(和/英/ヨミ) 奥山 祐市 / Yuichi Okuyama / オクヤマ ユウイチ
第3著者 所属(和/英) 会津大学 (略称: 会津大)
University of Aizu (略称: Aizu Univ.)
第4著者 氏名(和/英/ヨミ) 黒田 研一 / Kenichi Kuroda / クロダ ケンイチ
第4著者 所属(和/英) 会津大学 (略称: 会津大)
University of Aizu (略称: Aizu Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2011-01-18 14:30:00 
発表時間 20 
申込先研究会 RECONF 
資料番号 IEICE-VLD2010-108,IEICE-CPSY2010-63,IEICE-RECONF2010-77 
巻番号(vol) IEICE-110 
号番号(no) no.360(VLD), no.361(CPSY), no.362(RECONF) 
ページ範囲 pp.163-168 
ページ数 IEICE-6 
発行日 IEICE-VLD-2011-01-10,IEICE-CPSY-2011-01-10,IEICE-RECONF-2011-01-10 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会