電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2011-01-18 09:00
オートマトンの分割に基づく正規表現マッチング回路の実現について
中原啓貴笹尾 勤松浦宗寛九工大VLD2010-98 CPSY2010-53 RECONF2010-67
抄録 (和) NFA~(Non-deterministic finite automaton)において,
$p$文字までの文字列に対する遷移を許すことにより状態数を削減したNFAを
MNFA(p)~(Modular NFA with p-character-consuming transition)という.
また, 文字数$p$の制約を除いたMNFAを
MNFAU~(MNFA with unbounded multi-character transition)という.
本論文では, MNFAUの分解に基づく正規表現マッチング回路の実現法について述べる.
まず, MNFAUを文字列検出回路と状態遷移模擬回路に分解する.
次に, 文字列検出回路をDFA~(Deterministic finite automaton)で実現し,
状態遷移模擬回路をNFAで実現する.
MNFAUの分解に基づく正規表現マッチング回路は,
メモリの使用率とLUTの使用効率が優れており,
安価なシステムで実装可能である.
本論文では, 並列ハードウェアにおける, NFA, DFA, 及び分解したMNFAUの回路の
面積と時間複雑度の解析を行い, MNFAUを分解することにより計算時間を増やすことなく
面積を削減できることを示す.
オープンソースの侵入検知ソフトウェアであるSNORTの正規表現の一部をXilinx社のFPGAに実装し,
必要なメモリ量とLUT数を求め, 提案手法が既存手法よりも優れていることを示す. 
(英) In this paper, we propose a regular expression matching circuit based on
a decomposed automaton.
To implement regular expressions on the hardware,
first, we convert them to a non-deterministic finite automaton~(NFA).
Then, to reduce the number of states,
we convert the NFA into a modular non-deterministic finite automaton
with unbounded multi-character transition~(MNFAU).
Next, to realize it by a feasible amount of the hardware,
we decompose the MNFAU into the deterministic finite automaton~(DFA) and the NFA.
The DFA part is implemented by an off-chip memory and
a simple sequenser, while the NFA part is implemented by a cascade
of logic cells.
Also, this paper shows that the MNFAU based implementation is superior to the DFA and the NFA based ones,
with respect to the area and time complexity.
キーワード (和) 正規表現 / NFA / DFA / MNFAU / FPGA / パターンマッチング / /  
(英) Regular Expression / NFA / DFA / MNFAU / FPGA / Pattern Matching / /  
文献情報 信学技報, vol. 110, no. 362, RECONF2010-67, pp. 105-110, 2011年1月.
資料番号 RECONF2010-67 
発行日 2011-01-10 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2010-98 CPSY2010-53 RECONF2010-67

研究会情報
研究会 RECONF VLD CPSY IPSJ-SLDM  
開催期間 2011-01-17 - 2011-01-18 
開催地(和) 慶應義塾大学日吉キャンパス 
開催地(英) Keio Univ (Hiyoshi Campus) 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2011-01-RECONF-VLD-CPSY-SLDM 
本文の言語 日本語 
タイトル(和) オートマトンの分割に基づく正規表現マッチング回路の実現について 
サブタイトル(和)  
タイトル(英) A Regular Expression Matching Circuit Based on Decomposed Automaton 
サブタイトル(英)  
キーワード(1)(和/英) 正規表現 / Regular Expression  
キーワード(2)(和/英) NFA / NFA  
キーワード(3)(和/英) DFA / DFA  
キーワード(4)(和/英) MNFAU / MNFAU  
キーワード(5)(和/英) FPGA / FPGA  
キーワード(6)(和/英) パターンマッチング / Pattern Matching  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 中原 啓貴 / Hiroki Nakahara / ナカハラ ヒロキ
第1著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute Of Technology (略称: KIT)
第2著者 氏名(和/英/ヨミ) 笹尾 勤 / Tsutomu Sasao / ササオ ツトム
第2著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute Of Technology (略称: KIT)
第3著者 氏名(和/英/ヨミ) 松浦 宗寛 / Munehiro Matsuura / マツウラ ムネヒロ
第3著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute Of Technology (略称: KIT)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2011-01-18 09:00:00 
発表時間 20 
申込先研究会 RECONF 
資料番号 IEICE-VLD2010-98,IEICE-CPSY2010-53,IEICE-RECONF2010-67 
巻番号(vol) IEICE-110 
号番号(no) no.360(VLD), no.361(CPSY), no.362(RECONF) 
ページ範囲 pp.105-110 
ページ数 IEICE-6 
発行日 IEICE-VLD-2011-01-10,IEICE-CPSY-2011-01-10,IEICE-RECONF-2011-01-10 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会