電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2011-01-18 11:15
クラスタベースFPGAにおける論理ブロック内のローカル配線最適化
益満裕司尼崎太樹飯田全広末吉敏則熊本大VLD2010-104 CPSY2010-59 RECONF2010-73
抄録 (和) 現在,FPGA(Field Programmable Gate Array)の多くは,クラスタベースFPGAである.クラスタベースFPGAでは,論理ブロック内に基本論理セルであるLUT(Look Up Table)を複数格納しており,LUTの各入力はローカル配線を用いることで,論理ブロックの入力とLUTの出力のフィードバックから入力を選択することができる.しかし,ローカル配線は配線本数が非常に多く,論理ブロック内に占める面積の割合も大きい.そのため,FPGA 全体の面積に大きな影響を与えている.本稿では,ローカル配線の中にある配線本数を削減する手法を提案し,ローカル配線の面積削減を行うことでFPGA全体の面積削減を実現する.計算機シミュレーション評価の結果,従来のローカル配線を用いた場合に比べ,FPGAの総面積を平均17.3\%削減することができた. 
(英) Feild programmable gate arrays (FPGAs) are mostly cluseter-based FPGAs. In a cluster-based FPGA, a logic block consists some look-up tables (LUTs) and local routing networks. The LUT inputs can be chosen from two sources: logic block inputs and feedback connections, which are the outputs of LUTs in this logic block. However, the local routing networks have huge wires and obtained major area on FPGA. Thus, it is important to improve local routing networks for cluster-based FPGA. In this paper, we propose local routing network structure to minimize FPGA area. As a result, the average of FPGA area is decreased by 17.3\% as compared with conventional local routing networks.
キーワード (和) クラスタベースFPGA / ローカル配線 / 論理クラスタ / / / / /  
(英) cluster-based FPGA / local routing networks / logic clusters / / / / /  
文献情報 信学技報, vol. 110, no. 362, RECONF2010-73, pp. 139-144, 2011年1月.
資料番号 RECONF2010-73 
発行日 2011-01-10 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2010-104 CPSY2010-59 RECONF2010-73

研究会情報
研究会 RECONF VLD CPSY IPSJ-SLDM  
開催期間 2011-01-17 - 2011-01-18 
開催地(和) 慶應義塾大学日吉キャンパス 
開催地(英) Keio Univ (Hiyoshi Campus) 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2011-01-RECONF-VLD-CPSY-SLDM 
本文の言語 日本語 
タイトル(和) クラスタベースFPGAにおける論理ブロック内のローカル配線最適化 
サブタイトル(和)  
タイトル(英) Optimization of Local Routing Networks in a Logic Block for Cluster Based FPGAs 
サブタイトル(英)  
キーワード(1)(和/英) クラスタベースFPGA / cluster-based FPGA  
キーワード(2)(和/英) ローカル配線 / local routing networks  
キーワード(3)(和/英) 論理クラスタ / logic clusters  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 益満 裕司 / Yuji Masumitsu / マスミツ ユウジ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第4著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2011-01-18 11:15:00 
発表時間 20 
申込先研究会 RECONF 
資料番号 IEICE-VLD2010-104,IEICE-CPSY2010-59,IEICE-RECONF2010-73 
巻番号(vol) IEICE-110 
号番号(no) no.360(VLD), no.361(CPSY), no.362(RECONF) 
ページ範囲 pp.139-144 
ページ数 IEICE-6 
発行日 IEICE-VLD-2011-01-10,IEICE-CPSY-2011-01-10,IEICE-RECONF-2011-01-10 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会