| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-01-17 12:05 FPGAの配線処理におけるチャネル幅探索の分散並列化 ○澤田拡臣・久我守弘・末吉敏則（熊本大）  VLD2010-89 CPSY2010-44 RECONF2010-58 |
|
| 抄録 | （和） | 近年FPGAデバイスの集積度向上に伴い，自動設計に費やす時間が急激に増加するという問題が発生している． その中でも配線処理は最も時間を要する工程の1つであり高速化に対する需要が強い． そこで，本稿ではチャネル幅探索の探索範囲の分割による並列化を提案する． チャネル幅の探索は配線処理過程の1つであり，これを並列化することで配線処理を高速化することが可能となる． 提案する手法をFPGA配置配線ツールとして広く用いられているVPR（Versatile Place and Route）に 組込み評価を行った． 評価の結果，最高で5.30倍，平均で1.90倍の速度向上を遅延やルータビリティ等のコスト劣化なしで達成可能であることが分かった． |
| （英） | As the FPGA becomes resourceful, the design time becomes longer. Especially, routing process occupies the large portion of it, because the routing patterns increase substantially with FPGA's growing. Therefore, we propose the parallelizing algorithm for FPGA's channel width search in order to reduce the automated design time. This algorithm doesn't lose the routing cost, because each channel width search are independent with respect to one another. As a result, we achieved speed-up 5.30 times highest, 1.90 times the rate improvement on the average without cost deterioration. |
|
| キーワード | （和） | FPGA配線 / 並列アルゴリズム / クラスタコンピュータ / / / / / |
| （英） | FPGA routing / parallel algorithm / cluster computer / / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 361, CPSY2010-44, pp. 31-36, 2011年1月. | |
| 資料番号 | CPSY2010-44 | |
| 発行日 | 2011-01-10 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-89 CPSY2010-44 RECONF2010-58 |
|
| 研究会情報 | |
| 研究会 | RECONF VLD CPSY IPSJ-SLDM |
| 開催期間 | 2011-01-17 - 2011-01-18 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Keio Univ (Hiyoshi Campus) |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2011-01-RECONF-VLD-CPSY-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAの配線処理におけるチャネル幅探索の分散並列化 |
| サブタイトル（和） | |
| タイトル（英） | Parallelization of the channel width search for FPGA routing |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA配線 / FPGA routing |
| キーワード(2)（和/英） | 並列アルゴリズム / parallel algorithm |
| キーワード(3)（和/英） | クラスタコンピュータ / cluster computer |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 澤田 拡臣 / Hiroomi Sawada / サワダ ヒロオミ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto) |
| 第2著者 氏名（和/英/ヨミ） | 久我 守弘 / Morihiro Kuga / クガ モリヒロ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto) |
| 第3著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-01-17 12:05:00 |
| 発表時間 | 20分 |
| 申込先研究会 | CPSY |
| 資料番号 | VLD2010-89, CPSY2010-44, RECONF2010-58 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.360(VLD), no.361(CPSY), no.362(RECONF) |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2011-01-10 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]