電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2011-01-17 14:10
動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法
山本辰也芝浦工大)・弘中和衛慶大)・早川勇輝芝浦工大)・木村優之天野英晴慶大)・宇佐美公良芝浦工大VLD2010-92 CPSY2010-47 RECONF2010-61
抄録 (和) 本稿では、動的リコンフィギャラブルプロセッサの消費エネルギーを削減するための動的電源切替手法について述べる。各PEに接続されている高低の電源線は、コンテキストを基にして動的に選択される。我々はこの手法をPEの一部に適用し設計を行い、65nmプロセスで試作したチップが正常動作することを確認した。回路シミュレーションによりエネルギー削減効果は電源切替によるオーバーヘッドによって妨げられていることが判明したため、オーバーヘッドを最小にするマッピング最適化アルゴリズム"PFCM"を考案した。PFCMを適用することで、オーバーヘッドを約87%まで削減した。その結果、最大12%の消費エネルギーを削減できることがわかった。 
(英) This paper describes a dynamic VDD switching technique to reduce energy dissipation of Dynamically Reconfigurable Processors. Either high or low supply is dynamically selected at each PE at the context-by-context basis. We designed a part of a PE array and applied this technique. A test chip fabricated in 65nm technology operated successfully. Detailed simulations revealed that energy reduction is hindered by energy overhead due to supply switching when we use even lower VDD. We propose a mapping optimization algorithm “PFCM” to minimize the overhead. PFCM reduced energy overhead by 87% and thereby the dynamic VDD switching technique reduced energy dissipation by up to 12%.
キーワード (和) 動的リコンフィギャラブルプロセッサ / 低消費電力化 / 動的電源切替 / マッピング最適化 / / / /  
(英) Dynamically Reconfigurable Processor / Power Reduction / Dynamic VDD Swiching / Mapping Optimization / / / /  
文献情報 信学技報, vol. 110, no. 360, VLD2010-92, pp. 49-54, 2011年1月.
資料番号 VLD2010-92 
発行日 2011-01-10 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2010-92 CPSY2010-47 RECONF2010-61

研究会情報
研究会 RECONF VLD CPSY IPSJ-SLDM  
開催期間 2011-01-17 - 2011-01-18 
開催地(和) 慶應義塾大学日吉キャンパス 
開催地(英) Keio Univ (Hiyoshi Campus) 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2011-01-RECONF-VLD-CPSY-SLDM 
本文の言語 日本語 
タイトル(和) 動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法 
サブタイトル(和)  
タイトル(英) Power reduction in Dynamically Reconfigurable Processor by Dynamically VDD Switching and a mapping technique to reduce energy overhead 
サブタイトル(英)  
キーワード(1)(和/英) 動的リコンフィギャラブルプロセッサ / Dynamically Reconfigurable Processor  
キーワード(2)(和/英) 低消費電力化 / Power Reduction  
キーワード(3)(和/英) 動的電源切替 / Dynamic VDD Swiching  
キーワード(4)(和/英) マッピング最適化 / Mapping Optimization  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 山本 辰也 / Tatsuya Yamamoto / ヤマモト タツヤ
第1著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: Shibaura Institute)
第2著者 氏名(和/英/ヨミ) 弘中 和衛 / Kazuei Hironaka / ヒロナカ カズエイ
第2著者 所属(和/英) 慶応義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第3著者 氏名(和/英/ヨミ) 早川 勇輝 / Yuki Hayakawa / ハヤカワ ユウキ
第3著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: Shibaura Institute)
第4著者 氏名(和/英/ヨミ) 木村 優之 / Masayuki Kimura / キムラ マサユキ
第4著者 所属(和/英) 慶応義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第5著者 氏名(和/英/ヨミ) 天野 英晴 / Hideharu Amano / アマノ ヒデハル
第5著者 所属(和/英) 慶応義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第6著者 氏名(和/英/ヨミ) 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ
第6著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: Shibaura Institute)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2011-01-17 14:10:00 
発表時間 20 
申込先研究会 VLD 
資料番号 IEICE-VLD2010-92,IEICE-CPSY2010-47,IEICE-RECONF2010-61 
巻番号(vol) IEICE-110 
号番号(no) no.360(VLD), no.361(CPSY), no.362(RECONF) 
ページ範囲 pp.49-54 
ページ数 IEICE-6 
発行日 IEICE-VLD-2011-01-10,IEICE-CPSY-2011-01-10,IEICE-RECONF-2011-01-10 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会