講演抄録/キーワード |
講演名 |
2010-12-16 09:30
電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去 ○本田健太郎・宮地幸祐・田中丸周平(東大)・宮野信治(半導体理工学研究センター)・竹内 健(東大) ICD2010-95 エレソ技報アーカイブへのリンク:ICD2010-95 |
抄録 |
(和) |
8T-SRAMのアクセストランジスタをに局所的に電子を局所的に注入することによってしきい値電圧を非対称にし、ハーフセレクト問題を解決する方法を提案する。SRAMの両側のパスゲートトランジスタに電子注入する場合と、自己修復方式を用いて片側のパスゲートトランジスタのみに電子注入する場合、の2つの方法について65nmプロセスを用いて8T-SRAM、6T-SRAMについて分析を行った。6T-SRAMでは、アクセスパスゲートトランジスタへの局所電子注入によって6.3倍読み出しスピードが劣化することが判明した。一方、提案する8T-SRAM自己修復方式片側電子注入は、ハーフセレクト問題、書き込みマージン、読み出しマージンの矛盾を解決する最も良い方法である。提案する8T-SRAMでは書き込み性能の劣化なしにハーフセレクトによるディスターブのマージンが141%上昇する。また、提案する方法は既存の8T-SRAMと比べてプロセスや面積の増加なく実現可能である。 |
(英) |
8T-SRAM cell with asymmetric pass gate transistor by local electron injection is proposed to solve half select disturb. Two types of electron injection scheme: both side injection scheme and self-repair one side injection scheme are analyzed comprehensively for 65nm technology node 8T-SRAM cell and also for 6T-SRAM cell. This paper shows that in the 6T-SRAM with the local injected electrons [4] the read speed degrades by as much as 6.3 times. In contrast, the proposed 8T-SRAM cell with the self-repair one side injection scheme is most suitable to solve the conflict of the half select disturb, write disturb and read speed. In the proposed 8T-SRAM, the disturb margin increases by 141% without write margin or read speed degradation. The proposed scheme has no process or area penalty compared with the standard CMOS-process 8T-SRAM. |
キーワード |
(和) |
SRAM / 8T-SRAM / ホットキャリア / ハーフセレクト問題 / / / / |
(英) |
SRAM / 8T-SRAM / HCI / Half Select Disturb / / / / |
文献情報 |
信学技報, vol. 110, no. 344, ICD2010-95, pp. 1-6, 2010年12月. |
資料番号 |
ICD2010-95 |
発行日 |
2010-12-09 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2010-95 エレソ技報アーカイブへのリンク:ICD2010-95 |