お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-12-16 15:10
[ポスター講演]演算器アレイ型アクセラレータにおけるメモリアクセス機構の設計
下岡俊介岩上拓矢吉村和浩中田 尚中島康彦奈良先端大ICD2010-114 エレソ技報アーカイブへのリンク:ICD2010-114
抄録 (和) 我々は,高電力効率かつバイナリ互換性を備えた演算器アレイ型アクセラレータを提案している.本アクセラレータは,未使用ユニットへ長期間パワーゲーティング適用により低消費電力を実現し,既存命令列を各演算器に写像することによりバイナリ互換性を備えている.本ポスターでは,本アクセラレータが高電力効率を実現するために必要不可欠なメモリアクセス機構の設計を報告する.本メモリアクセス機構は高速実行前に外部メモリからL1キャッシュへデータプリフェッチを行い,高速実行中はキャッシュミスなくL1キャッシュからローカルキャッシュへデータを供給する.メモリアクセス機構の回路規模は全体の17%となることがわかった. 
(英) Our previously proposed FU (functional unit) array accelerator can achieve both high energy-efficiency and binary-compatibility by exploiting maximum parallelism, using minimum necessary units to effectively map conventional codes, and gating unmapped units. This poster specifies the design of its memory access controller. Under the preparation mode, the controller prefetches data from external memory to L1 cache. In the acceleration mode, it provides data from L1 cache to local cache, enabling a zero cache miss array execution. The result shows that the memory access controller takes 17% of the total area.
キーワード (和) 演算器アレイ / メモリアクセス機構 / ローカルキャッシュ / リコンフィギャラブルアーキテクチャ / / / /  
(英) Functional unit (FU) array / Memory access controller / Local cache / Reconfigurable architecture / / / /  
文献情報 信学技報, vol. 110, no. 344, ICD2010-114, pp. 95-96, 2010年12月.
資料番号 ICD2010-114 
発行日 2010-12-09 (ICD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ICD2010-114 エレソ技報アーカイブへのリンク:ICD2010-114

研究会情報
研究会 ICD  
開催期間 2010-12-16 - 2010-12-17 
開催地(和) 東京大学 先端科学技術研究センター 
開催地(英) RCAST, Univ. of Tokyo 
テーマ(和) 学生・若手研究会 
テーマ(英) Workshop for Graduate Student and Young Researchers 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2010-12-ICD 
本文の言語 日本語 
タイトル(和) 演算器アレイ型アクセラレータにおけるメモリアクセス機構の設計 
サブタイトル(和)  
タイトル(英) Design of Memory Access Controller for FU Array Accelerator 
サブタイトル(英)  
キーワード(1)(和/英) 演算器アレイ / Functional unit (FU) array  
キーワード(2)(和/英) メモリアクセス機構 / Memory access controller  
キーワード(3)(和/英) ローカルキャッシュ / Local cache  
キーワード(4)(和/英) リコンフィギャラブルアーキテクチャ / Reconfigurable architecture  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 下岡 俊介 / Shunsuke Shitaoka / シタオカ シュンスケ
第1著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第2著者 氏名(和/英/ヨミ) 岩上 拓矢 / Takuya Iwakami / イワカミ タクヤ
第2著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第3著者 氏名(和/英/ヨミ) 吉村 和浩 / Kazuhiro Yoshimura / ヨシムラ カズヒロ
第3著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第4著者 氏名(和/英/ヨミ) 中田 尚 / Takashi Nakada / ナカダ タカシ
第4著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第5著者 氏名(和/英/ヨミ) 中島 康彦 / Yasuhiko Nakashima / ナカシマ ヤスヒコ
第5著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-12-16 15:10:00 
発表時間 120分 
申込先研究会 ICD 
資料番号 ICD2010-114 
巻番号(vol) vol.110 
号番号(no) no.344 
ページ範囲 pp.95-96 
ページ数
発行日 2010-12-09 (ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会