講演抄録/キーワード |
講演名 |
2010-12-16 15:10
[ポスター講演]演算器アレイ型アクセラレータにおけるメモリアクセス機構の設計 ○下岡俊介・岩上拓矢・吉村和浩・中田 尚・中島康彦(奈良先端大) ICD2010-114 エレソ技報アーカイブへのリンク:ICD2010-114 |
抄録 |
(和) |
我々は,高電力効率かつバイナリ互換性を備えた演算器アレイ型アクセラレータを提案している.本アクセラレータは,未使用ユニットへ長期間パワーゲーティング適用により低消費電力を実現し,既存命令列を各演算器に写像することによりバイナリ互換性を備えている.本ポスターでは,本アクセラレータが高電力効率を実現するために必要不可欠なメモリアクセス機構の設計を報告する.本メモリアクセス機構は高速実行前に外部メモリからL1キャッシュへデータプリフェッチを行い,高速実行中はキャッシュミスなくL1キャッシュからローカルキャッシュへデータを供給する.メモリアクセス機構の回路規模は全体の17%となることがわかった. |
(英) |
Our previously proposed FU (functional unit) array accelerator can achieve both high energy-efficiency and binary-compatibility by exploiting maximum parallelism, using minimum necessary units to effectively map conventional codes, and gating unmapped units. This poster specifies the design of its memory access controller. Under the preparation mode, the controller prefetches data from external memory to L1 cache. In the acceleration mode, it provides data from L1 cache to local cache, enabling a zero cache miss array execution. The result shows that the memory access controller takes 17% of the total area. |
キーワード |
(和) |
演算器アレイ / メモリアクセス機構 / ローカルキャッシュ / リコンフィギャラブルアーキテクチャ / / / / |
(英) |
Functional unit (FU) array / Memory access controller / Local cache / Reconfigurable architecture / / / / |
文献情報 |
信学技報, vol. 110, no. 344, ICD2010-114, pp. 95-96, 2010年12月. |
資料番号 |
ICD2010-114 |
発行日 |
2010-12-09 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2010-114 エレソ技報アーカイブへのリンク:ICD2010-114 |