講演抄録/キーワード |
講演名 |
2010-12-01 11:25
動作記述を用いた順序テスト生成およびテスト容易化バインディング ○井上諒一・藤原浩顕・細川利典(日大)・藤原秀雄(奈良先端大) VLD2010-76 DC2010-43 |
抄録 |
(和) |
順序回路に対して多くのテスト生成アルゴリズムが提案されているが,組合せ回路に対するテスト生成と比べ困難な問題であり,現実的な時間で高い故障検出率を達成することが困難である.テスト生成時間をより高速にするために,ゲートレベルでなく設計上流から動作記述や機能記述レジスタ転送レベル回路(機能記述RTL回路)情報を用いたテスト生成法が提案されている.具体的には,動作記述や機能記述RTL回路を割当決定図(Assignment Decision Diagram: ADD)で表現したものを対象にテスト系列を生成する手法が提案されている.しかしながら,これらの手法はバインディングを考慮しておらず,たとえテスト環境生成率が高いとしても,生成したテスト系列でゲートレベル回路に対して高い故障検出率を得られる保証はない.本論文は,バインディングを考慮することで従来手法と比較して高い故障検出率を達成する手法を提案する. |
(英) |
Although many works on test generation algorithms for sequential circuits have been reported so far, it is still very hard to achieve high fault coverage because of the complexity of sequential test generation. Several test generation methods using behavioral description and functional register transfer level (RTL) circuits at high level have been proposed to accelerate test generation time. Among them, there are works on test generation methods for assignment decision diagrams (ADDs) that represent functional RTL circuits. However, the test sequence generated by those methods without considering resource binding cannot guarantee to achieve high fault coverage at gate level even if the test environment coverage at RTL is high. This paper proposes a test generation method that considers resource binding in order to achieve higher fault coverage than previous methods. |
キーワード |
(和) |
順序テスト生成 / 動作合成 / バインディング / テスト環境 / ADD / / / |
(英) |
Sequential test generation / behavioral synthesis / binding / test environment / assignment decision diagrams / / / |
文献情報 |
信学技報, vol. 110, no. 317, DC2010-43, pp. 143-148, 2010年11月. |
資料番号 |
DC2010-43 |
発行日 |
2010-11-22 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2010-76 DC2010-43 |