| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-11-29 13:50 仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法 ○吉田浩章・藤田昌宏（東大/JST）  VLD2010-58 DC2010-25 |
|
| 抄録 | （和） | SoCでは高性能・高電力効率を両立するため,複数のプロセッサに加えて多数の特定用途アクセラレータを搭載するヘテロジニアス構成となっている.このような多数のアクセラレータを持つSoCの設計手法として,本稿では仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法を提案する.最初からシステム構成を決定するのではなく,十分に柔軟性のあるモデルから始め,性能・電力効率見積もりによって無駄な部分を特定し,その部分の専用化を段階的に進めていく事で高性能と高電力効率を両立可能なハードウェアを設計可能である.また,我々が開発を進めているSoC設計環境Cyneumについても説明する. |
| （英） | To meet both high performance and high energy efficiency, System-on-Chip (SoC) has a heterogenous architec- ture including many application-specific accelerators. As a design methodology for such heterogeneous SoCs, we propose a rapid SoC prototyping method based on virtual multi-processor model. Starting from a flexible, homogenous multi-processor model, the proposed method iteratively improves the energy efficiency by identifying inefficient portions of the design and re- placing them with specialized hardware. Also, we present a SoC design environment Cyneum which we have been developing recently. | |
| キーワード | （和） | システムオンチップ / 仮想マルチプロセッサモデル / 高位合成 / 高電力効率 / / / / |
| （英） | System-on-Chip / virtual multi-processor model / high-level synthesis / high energy effeciency / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 316, VLD2010-58, pp. 7-12, 2010年11月. | |
| 資料番号 | VLD2010-58 | |
| 発行日 | 2010-11-22 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-58 DC2010-25 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2010-11-29 - 2010-12-01 |
| 開催地（和） | 九州大学医学部百年講堂 |
| 開催地（英） | Kyushu University |
| テーマ（和） | デザインガイア2010 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法 |
| サブタイトル（和） | |
| タイトル（英） | Rapid SoC Prototyping Based on Virtual Multi-Processor Model |
| サブタイトル（英） | |
| キーワード(1)（和/英） | システムオンチップ / System-on-Chip |
| キーワード(2)（和/英） | 仮想マルチプロセッサモデル / virtual multi-processor model |
| キーワード(3)（和/英） | 高位合成 / high-level synthesis |
| キーワード(4)（和/英） | 高電力効率 / high energy effeciency |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉田 浩章 / Hiroaki Yoshida / ヨシダ ヒロアキ |
| 第1著者 所属（和/英） | 東京大学/科学技術振興機構 (略称： 東大/JST) University of Tokyo/CREST,Japan Science and Technology Agency (略称： Univ. of Tokyo/JST) |
| 第2著者 氏名（和/英/ヨミ） | 藤田 昌宏 / Masahiro Fujita / フジタ マサヒロ |
| 第2著者 所属（和/英） | 東京大学/科学技術振興機構 (略称： 東大/JST) University of Tokyo/CREST,Japan Science and Technology Agency (略称： Univ. of Tokyo/JST) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-11-29 13:50:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-58, DC2010-25 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.316(VLD), no.317(DC) |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2010-11-22 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]