| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-09-28 10:00 アナログ集積回路での共通重心に対応した配置手法に関する研究 ○上 慧太朗・藤吉邦洋（東京農工大）  VLD2010-48 |
|
| 抄録 | （和） | モノリシックICは、 シリコンチップ上に一体構造として作り込まれた素子の素子値の絶対誤差（素子の設計値に対する実際の値のズレ）は大きいが 相対ばらつき（チップ内の素子の絶対誤差の差の最大値）は小さいことが知られている。 同一チップ内のキャパシタの容量の比のばらつきをより小さくすることが求められる場合、 それぞれのキャパシタを2等分割し、共通の点（共通重心）に対して点対称に配置設計することで相対ばらつきを抑制することが行われる。 この問題に対してXiaoらは、セルの相対位置が指定されたときに、複数のセル対を共通重心に対して点対称に配置する手法を提案したが、 この手法ではセル同士が重なってしまうことがある。 そこで本稿では、 Xiao らの手法の欠陥について述べるとともに、共通重心制約を満たした配置を得るデコード手法を提案し、 実験によりその有用性を確認した。 |
| （英） | Monolithic IC has a characteristic that absolute error of device parameter is large but relative variability is small. To reduce the relative variability, some pairs of capacitors which have been derived by dividing each original capacitor into two halves are placed symmetrically with respect to a common center point. Xiao proposed a method of obtaining a placement that satisfies the constraint that some pairs of cells must be placed with common centroid. But his method has a defect that some blocks may be overlapped. Therefore, in this paper, we propose a method of obtaining a placement that satisfies the constraint. |
|
| キーワード | （和） | 共通重心 / sequence-pair / アナログIC / 配置 / / / / |
| （英） | common centroid / sequence-pair / analog IC / placement / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 210, VLD2010-48, pp. 37-42, 2010年9月. | |
| 資料番号 | VLD2010-48 | |
| 発行日 | 2010-09-20 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-48 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2010-09-27 - 2010-09-28 |
| 開催地（和） | 京都工繊大 60周年記念館 |
| 開催地（英） | Kyoto Institute of Technology |
| テーマ（和） | 物理設計および一般 |
| テーマ（英） | Physical design, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-09-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | アナログ集積回路での共通重心に対応した配置手法に関する研究 |
| サブタイトル（和） | |
| タイトル（英） | A Method of Analog IC Placement with Common Centroid Constraints |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 共通重心 / common centroid |
| キーワード(2)（和/英） | sequence-pair / sequence-pair |
| キーワード(3)（和/英） | アナログIC / analog IC |
| キーワード(4)（和/英） | 配置 / placement |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 上 慧太朗 / Keitaro Ue / ウエ ケイタロウ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第2著者 氏名（和/英/ヨミ） | 藤吉 邦洋 / Kunihiro Fujiyoshi / フジヨシ クニヒロ |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-09-28 10:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-48 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.210 |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2010-09-20 (VLD) |
[研究会発表申込システムのトップページに戻る]