お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-09-21 15:20
無記憶二元入力対称出力通信路における多元LDPC符号のエラーフロアの解析
野崎隆之笠井健太坂庭好一東工大IT2010-36
抄録 (和) 本稿では,無記憶二元入力対称出力(MBIOS) 通信路上での多元低密度パリティ検査(LDPC) 符号のエラーフロアに着目する.まず, MBIOS 通信路上で,次数2 である変数ノードによって構成される単一のサイクルによって構成されるタナーグラフで定義されるジグザグサイクル符号が信念伝搬(BP) 復号法によって復号されるとき,復号が成功する必要十分条件を与える.この条件をもとに,BP 復号誤り率が最も低いジグザグサイクル符号の構成法を与える.更に,この構成法をもとに,タナーグラフ中のBP 復号誤り率が高いジグザグサイクルを除去した多元LDPC 符号アンサンブルを定義する.そして, MBIOS 通信路上において,このアンサンブルのエラーフロアにおける復号誤り率の上界と下界を与える. 
(英) In this paper, we investigate the error floors of non-binary low-density parity-check (LDPC) codes transmitted over the memoryless binary-input output-symmetric (MBIOS) channels. We clarify a necessary and sufficient condition for successful decoding of zigzag cycle codes over the MBIOS channel by the BP decoder. We expurgate non-binary LDPC code ensemble to analyze and to lower the error floor by using the above condition. Finally, we show upper and lower bounds of the error floors of the expurgated LDPC code ensemble over the MBIOS channel.
キーワード (和) 多元LDPC 符号 / エラーフロア / 無記憶二元入力対称出力通信路 / / / / /  
(英) Non-binary LDPC codes / Error floor / Memoryless binary-input output-symmetric channel / / / / /  
文献情報 信学技報, vol. 110, no. 205, IT2010-36, pp. 13-18, 2010年9月.
資料番号 IT2010-36 
発行日 2010-09-14 (IT) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード IT2010-36

研究会情報
研究会 IT  
開催期間 2010-09-21 - 2010-09-22 
開催地(和) 東北学院大学 多賀城キャンパス 
開催地(英) Tohoku Gakuin University 
テーマ(和) LDPC符号,一般:LDPC符号ワークショップと併催 
テーマ(英)  
講演論文情報の詳細
申込み研究会 IT 
会議コード 2010-09-IT 
本文の言語 英語(日本語タイトルあり) 
タイトル(和) 無記憶二元入力対称出力通信路における多元LDPC符号のエラーフロアの解析 
サブタイトル(和)  
タイトル(英) Analysis of Error Floors of Non-Binary LDPC Codes over MBIOS Channel 
サブタイトル(英)  
キーワード(1)(和/英) 多元LDPC 符号 / Non-binary LDPC codes  
キーワード(2)(和/英) エラーフロア / Error floor  
キーワード(3)(和/英) 無記憶二元入力対称出力通信路 / Memoryless binary-input output-symmetric channel  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 野崎 隆之 / Takayuki Nozaki / ノザキ タカユキ
第1著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第2著者 氏名(和/英/ヨミ) 笠井 健太 / Kenta Kasai / カサイ ケンタ
第2著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第3著者 氏名(和/英/ヨミ) 坂庭 好一 / Kohichi Sakaniwa / サカニワ コウイチ
第3著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-09-21 15:20:00 
発表時間 25分 
申込先研究会 IT 
資料番号 IT2010-36 
巻番号(vol) vol.110 
号番号(no) no.205 
ページ範囲 pp.13-18 
ページ数
発行日 2010-09-14 (IT) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会