| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-09-17 13:40 ScalableCoreシステム2.0の実装と評価 ○坂口嘉一・高前田伸也・吉瀬謙二（東工大）  RECONF2010-38 |
|
| 抄録 | （和） | 多数のFPGA を用いたメニーコアプロセッサのプロトタイピングシステム構築手法ScalableCore を提案している．本稿では，新しいFPGA プラットフォームのScalableCore システム2.0 について述べる．本システムでは従来のScalableCore システムVersion 1 と比較して，高速なFPGA 間の通信が可能であることを確認した．また，測定した通信速度を元にタイミングモデルの考察を行った．そのタイミングモデルに従って，速度の見積もりを行ったところ，64 ノードのシミュレーション時で，ソフトウェアによるシミュレータSimMc と比較して約64 倍高速なシミュレーションが可能であることがわかった． |
| （英） | ScalableCore is a concept of prototyping system development by using a lot of FPGAs for Many-core architecture researches. In this paper, we present a new FPGA platform named ScalableCore system 2.0. This system realizes higher speed FPGA-FPGA communications than previous platform, ScalableCore System Version 1. We discussed the timing model of the system from basis of the observed communications speed. According to the timing model, we also estimate the simulation speed. To simulate a processor of 64 nodes, ScalableCore 2.0 is about 64 times faster than the software simulator; SimMc. | |
| キーワード | （和） | FPGA / メニーコアプロセッサ / 評価環境 / プロトタイピング / / / / |
| （英） | FPGA / Many-core processor / evaluation environment / prototyping / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 204, RECONF2010-38, pp. 121-126, 2010年9月. | |
| 資料番号 | RECONF2010-38 | |
| 発行日 | 2010-09-09 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2010-38 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2010-09-16 - 2010-09-17 |
| 開催地（和） | 静岡大学(工学部2号館) |
| 開催地（英） | Shizuoka University (Faculty of Eng., Hall 2) |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2010-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | ScalableCoreシステム2.0の実装と評価 |
| サブタイトル（和） | |
| タイトル（英） | Implementation and Evaluation of ScalableCore System 2.0 |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | メニーコアプロセッサ / Many-core processor |
| キーワード(3)（和/英） | 評価環境 / evaluation environment |
| キーワード(4)（和/英） | プロトタイピング / prototyping |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 坂口 嘉一 / Yoshito Sakaguchi / サカグチ ヨシト |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | 高前田 伸也 / Shinya Takamaeda / タカマエダ シンヤ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第3著者 氏名（和/英/ヨミ） | 吉瀬 謙二 / Kenji Kise / キセ ケンジ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-09-17 13:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2010-38 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.204 |
| ページ範囲 | pp.121-126 |
| ページ数 | 6 |
| 発行日 | 2010-09-09 (RECONF) |
[研究会発表申込システムのトップページに戻る]