お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-09-16 16:35
MPLDアーキテクチャのための配置配線支援ツール
垰本 謙川端英之稲木雅人谷川一哉弘中哲夫広島市大)・佐藤正幸石黒 隆太陽誘電)・北村俊明広島市大RECONF2010-27
抄録 (和) 短時間での部分再構成に対応することを目指した細粒度再構成型デバイスとしてMPLDが提案されている.MPLD は,一般的な FPGA と構成が異なり,配線要素としても論理要素としても使用可能な MLUT と呼ばれる基本要素のアレイとして構成されており,高い実装密度が期待されるアーキテクチャである.しかしながら,FPGA との 構成の違いのため,FPGA 向けの配置配線アルゴリズムの直接的な適用は必ずしも簡単ではなく,結果として MPLD アーキテクチャの詳細の検討も容易とは言えない状況である.これに対し本研究では,MPLD 向けの回路マッピング手法,ひいてはデバイス設計を支援することを目的に,回路の可視化および手動編集機能を中心に据えた MPLD 用配 置配線支援ツールを設計した.本ツールは,MPLD という枠組みに対して汎用的に対応できるよう配慮しつつ,見易 さや操作性の高さを念頭において設計されている.検討された仕様に基づくプロトタイプを実装し,設計した機能の 実現を確認した. 
(英) A rapidly and partially reconfigurable fine-grain programmable logic device, named MPLD, has been proposed. The MPLD architecture is organized as an array of basic elements called MLUTs. Because an MLUT can be used as a logic block or a wiring element, MPLD does not need any wiring facility, which might result higher circuit package density of MPLD chips, compared to ordinary FPGAs. However, because of the difference from FP- GAs, known effective circuit mapping algorithms for FPGAs might not be easily applied for MPLDs. Consequently, architectural evaluation of MPLD has been also difficult to carry out. In order to alleviate the situation, we have designed a tool for supporting circuit mapping evaluation for MPLDs, which can also be seen as a supporting tool for evaluation of the MPLD architecture. The tool is basically a viewer with editing facility of circuits mapped onto MPLDs. The tool is designed to be applicable to any type of instance of MPLD architecture. The tool is carefully designed to be easy to browse and manipulate. The development of a prototype of the design confirmed the functionality of the tool to be appropriate for the purpose of the design.
キーワード (和) FPGA / MPLD / EDA tool / GUI / / / /  
(英) FPGA / MPLD / EDA tool / GUI / / / /  
文献情報 信学技報, vol. 110, no. 204, RECONF2010-27, pp. 55-60, 2010年9月.
資料番号 RECONF2010-27 
発行日 2010-09-09 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2010-27

研究会情報
研究会 RECONF  
開催期間 2010-09-16 - 2010-09-17 
開催地(和) 静岡大学(工学部2号館) 
開催地(英) Shizuoka University (Faculty of Eng., Hall 2) 
テーマ(和) リコンフィギャラブルシステム,一般 
テーマ(英) Reconfigurable Systems, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2010-09-RECONF 
本文の言語 日本語 
タイトル(和) MPLDアーキテクチャのための配置配線支援ツール 
サブタイトル(和)  
タイトル(英) Design and Implementation of a Layout Tool for the MPLD Architecture 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) MPLD / MPLD  
キーワード(3)(和/英) EDA tool / EDA tool  
キーワード(4)(和/英) GUI / GUI  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 垰本 謙 / Ken Taomoto / タオモト ケン
第1著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第2著者 氏名(和/英/ヨミ) 川端 英之 / Hideyuki Kawabata / カワバタ ヒデユキ
第2著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第3著者 氏名(和/英/ヨミ) 稲木 雅人 / Masato Inagi / イナギ マサト
第3著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第4著者 氏名(和/英/ヨミ) 谷川 一哉 / Kazuya Tanigawa / タニガワ カズヤ
第4著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第5著者 氏名(和/英/ヨミ) 弘中 哲夫 / Tetsuo Hironaka / ヒロナカ テツオ
第5著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第6著者 氏名(和/英/ヨミ) 佐藤 正幸 / Masayuki Sato / サトウ マサユキ
第6著者 所属(和/英) 太陽誘電 (略称: 太陽誘電)
Taiyo Yuden (略称: Taiyo Yuden)
第7著者 氏名(和/英/ヨミ) 石黒 隆 / Takashi Ishiguro / イシグロ タカシ
第7著者 所属(和/英) 太陽誘電 (略称: 太陽誘電)
Taiyo Yuden (略称: Taiyo Yuden)
第8著者 氏名(和/英/ヨミ) 北村 俊明 / Toshiaki Kitamura / キタムラ トシアキ
第8著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-09-16 16:35:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2010-27 
巻番号(vol) vol.110 
号番号(no) no.204 
ページ範囲 pp.55-60 
ページ数
発行日 2010-09-09 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会