| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-09-16 11:00 動的部分再構成を利用したオンチップパターン認識システムの開発 ○川合浩之・安永守利（筑波大）  RECONF2010-18 |
|
| 抄録 | （和） | 本論文では，FPGAを用いてオンチップパターン認識ハードウェアを構築する．本システムは，Xilinxが提供するソフトCPUコアであるMicroblazeを2つ搭載したデュアルコアシステムであるという特徴を持つ．CPUコアを一つだけ持った従来のオンチップシステムでは複雑な進化計算を行う際に多大な時間を必要としていた．本システムではデュアルコアシステムの利点を生かし，従来に比べ進化計算をオンチップシステム上で高速に実行する．アプリケーションとして実応用問題であるソナースペクトルパターン認識を実装し，本システムの評価を行う．より高速に進化計算を完了することにより，現実のパターン認識問題に素早く対応可能であることを示す． |
| （英） | In this paper, we develop an on-chip pattern recognition system. The feature of this system is that two Microblaze cores are implemented on an FPGA and it can execute evolutionary algorithm faster than the past system. As an experiment, sonar spectrum pattern recognition which is a real-world problem is adopted and our developed system is evaluated with the problem. We show that our system can execute evolutionary computing approximately 2 times faster than the past system and deal with a real-world application. |
|
| キーワード | （和） | FPGA / 動的部分再構成 / オンチップシステム / マルチコアCPU / 進化型ハードウェア / / / |
| （英） | FPGA / Dynamic and Partial Reconfiguration / On-chip system / Multi-core CPU / Evolvable Hardware / / / | |
| 文献情報 | 信学技報, vol. 110, no. 204, RECONF2010-18, pp. 1-6, 2010年9月. | |
| 資料番号 | RECONF2010-18 | |
| 発行日 | 2010-09-09 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2010-18 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2010-09-16 - 2010-09-17 |
| 開催地（和） | 静岡大学(工学部2号館) |
| 開催地（英） | Shizuoka University (Faculty of Eng., Hall 2) |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2010-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 動的部分再構成を利用したオンチップパターン認識システムの開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of an On-chip Pattern Recognition System using Dynamic and Partial Reconfiguration |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 動的部分再構成 / Dynamic and Partial Reconfiguration |
| キーワード(3)（和/英） | オンチップシステム / On-chip system |
| キーワード(4)（和/英） | マルチコアCPU / Multi-core CPU |
| キーワード(5)（和/英） | 進化型ハードウェア / Evolvable Hardware |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 川合 浩之 / Hiroyuki Kawai / カワイ ヒロユキ |
| 第1著者 所属（和/英） | 筑波大学 (略称： 筑波大) Tsukuba University (略称： Tsukuba Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 安永 守利 / Moritoshi Yasunaga / ヤスナガ モリトシ |
| 第2著者 所属（和/英） | 筑波大学 (略称： 筑波大) Tsukuba University (略称： Tsukuba Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-09-16 11:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2010-18 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.204 |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2010-09-09 (RECONF) |
[研究会発表申込システムのトップページに戻る]