お知らせ 研究会の開催と会場に参加される皆様へのお願い(2021年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-08-02 15:10
スケール付β写像に基づくA/D変換器の離散時間積分器による実現法
堀尾喜彦東京電機大)・香田 徹九大)・合原一幸東大CAS2010-43 NLP2010-59
抄録 (和) β写像に基づくデータコンバータ方式は,
ΣΔ型コンバータのように回路特性の変動に対しロバストであり,
さらに,PCM方式のようにビット長に対する変換誤差の収束が指数関数的である.
近年,β写像に基づくデータコンバータの性能をさらに上げるため,
区間解析を用いて,変換誤差を最小とするようなデコードアルゴリズム,および,
回路パラメータの設計指針が示された.
これと同時に,回路実装の自由度を向上させるため,
増幅回路のゲインβと量子化器の閾値の許容範囲とがそれぞれ独立に設定
できる,スケール付β写像に基づくデータコンバータ方式が提案された.
本論文では,スケール付β写像に基づくA/Dコンバータを,
集積回路での実装に適するよう,離散時間積分器を用い
て構成する方法を提案する.さらに,その実装例として,スイッチト・キャパシ
タ回路を用いたスケール付β写像に基づくA/Dコンバータ回路の構成例を示す.
また,β写像がeventually locally ontoな写像であることを活かし,
提案するスケール付β写像に基づくA/Dコンバータ回路のビット長を無
限大にすることにより,
回路素子のミスマッチやノイズにロバストで,軌道が発散せず安定に動作する
カオス発生回路を提案する.
さらに,理想的な回路素子を用いたSPICE回路シミュレーションに
より,提案手法と提案回路の妥当性を示す. 
(英) The beta-converter is robust against
errors in the quantizer threshold value like the
Sigma-Delta-type converters, and at the same time, shows the optimal
rate-distortion characteristic like the PCM-type converters.
We propose a circuit technique to implement an A/D converter based on
a scale-adjusted beta-map utilizing a discrete-time
integrator, which is a basic and preferred circuit element in
integrated circuits. We, then, propose
switched-capacitor scale-adjusted beta A/D converter circuits in
order to verify the proposed technique.
Moreover, we apply the proposed circuits to a chaos generator, which is
robust against non-idealities of the circuit elements and noise.
In addition, we confirm the
proposed circuits through SPICE simulations with ideal circuit elements.
キーワード (和) β写像 / A/D変換回路 / カオス発生回路 / / / / /  
(英) beta-map / A/D converter / chaos circuit / / / / /  
文献情報 信学技報, vol. 110, no. 165, CAS2010-43, pp. 55-60, 2010年8月.
資料番号 CAS2010-43 
発行日 2010-07-26 (CAS, NLP) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CAS2010-43 NLP2010-59

研究会情報
研究会 NLP CAS  
開催期間 2010-08-02 - 2010-08-03 
開催地(和) 鳴門教育大学 
開催地(英) Naruto University of Education 
テーマ(和) 一般 
テーマ(英) General 
講演論文情報の詳細
申込み研究会 CAS 
会議コード 2010-08-NLP-CAS 
本文の言語 日本語 
タイトル(和) スケール付β写像に基づくA/D変換器の離散時間積分器による実現法 
サブタイトル(和)  
タイトル(英) Circuit Implementation of an A/D Converter Based on the Scale-Adjusted β-Map Using a Discrete-Time Integrator 
サブタイトル(英)  
キーワード(1)(和/英) β写像 / beta-map  
キーワード(2)(和/英) A/D変換回路 / A/D converter  
キーワード(3)(和/英) カオス発生回路 / chaos circuit  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 堀尾 喜彦 / Yoshihiko Horio / ホリオ ヨシヒコ
第1著者 所属(和/英) 東京電機大学 (略称: 東京電機大)
Tokyo Denki University (略称: Tokyo Denki Univ.)
第2著者 氏名(和/英/ヨミ) 香田 徹 / Tohru Kohda / コウダ トオル
第2著者 所属(和/英) 九州大学 (略称: 九大)
Kyushu University (略称: Kyushu Univ.)
第3著者 氏名(和/英/ヨミ) 合原 一幸 / Kazuyuki Aihara / アイハラ カズユキ
第3著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. of Tokyo.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2010-08-02 15:10:00 
発表時間 25 
申込先研究会 CAS 
資料番号 IEICE-CAS2010-43,IEICE-NLP2010-59 
巻番号(vol) IEICE-110 
号番号(no) no.165(CAS), no.166(NLP) 
ページ範囲 pp.55-60 
ページ数 IEICE-6 
発行日 IEICE-CAS-2010-07-26,IEICE-NLP-2010-07-26 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会